JPS59114849A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPS59114849A JPS59114849A JP22396682A JP22396682A JPS59114849A JP S59114849 A JPS59114849 A JP S59114849A JP 22396682 A JP22396682 A JP 22396682A JP 22396682 A JP22396682 A JP 22396682A JP S59114849 A JPS59114849 A JP S59114849A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- lead wire
- connection part
- conductor
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing Of Electrical Connectors (AREA)
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はリードの接続方法を改良した混成集積回路の製
造方法に関する。
造方法に関する。
抗体からなる導電回路を形成した混成集積回路のリード
線の接続方法は、一般にｘｉ図に示すようにセラミック
ス基板（１）（以下基板と称す）および導体（２）の電
極接続部（３）を貫通して小孔（４）をあけ、一端部（
５）にヘッディングなどにより偏平部（６）を形成した
リードｌ１１（力を小孔（３）に下方からその他端部（
８）を挿入し、偏平部（６）の端面をなす一方の平坦面
（９）の裏面の他方の平坦面σ０）を当接させてはんだ
（７ａ）により電極接続部（３）とリード線（７）とを
接続している。
線の接続方法は、一般にｘｉ図に示すようにセラミック
ス基板（１）（以下基板と称す）および導体（２）の電
極接続部（３）を貫通して小孔（４）をあけ、一端部（
５）にヘッディングなどにより偏平部（６）を形成した
リードｌ１１（力を小孔（３）に下方からその他端部（
８）を挿入し、偏平部（６）の端面をなす一方の平坦面
（９）の裏面の他方の平坦面σ０）を当接させてはんだ
（７ａ）により電極接続部（３）とリード線（７）とを
接続している。
そしてこの方法による製造方法では、挿通しだリード＃
！（力と一諸に第２図に示すようにチップ部品、トラン
ジスタ、 ＩＣなどの回路素子（ｔ６） 、・・−・・
をすべで基板上にはんだとともに設置した後、炉中を通
して１回のりフローンルダリングでリード線（７）。
！（力と一諸に第２図に示すようにチップ部品、トラン
ジスタ、 ＩＣなどの回路素子（ｔ６） 、・・−・・
をすべで基板上にはんだとともに設置した後、炉中を通
して１回のりフローンルダリングでリード線（７）。
・・・、回路素子叫、・・・・・を取付けできる大きな
利点をもっている。しかし、その反面リフローソルダリ
ング後の回路素子（抵抗も含む）のファンクショントリ
ミングに際し、リード線（力、・曲が突出しているため
取扱いにりく、従ってこれらの作業を自動化するのは極
めて困難であυ、また回路基板の多数の小孔（４）、・
・・・・にリード線（７）、・曲をそれぞれ裏面から挿
入するのも作業性が悪く、自動化が困難であるという不
都合があった。
利点をもっている。しかし、その反面リフローソルダリ
ング後の回路素子（抵抗も含む）のファンクショントリ
ミングに際し、リード線（力、・曲が突出しているため
取扱いにりく、従ってこれらの作業を自動化するのは極
めて困難であυ、また回路基板の多数の小孔（４）、・
・・・・にリード線（７）、・曲をそれぞれ裏面から挿
入するのも作業性が悪く、自動化が困難であるという不
都合があった。
上述の欠点を解決する方法として、リード線（カリ外の
各部品をリフローソルダーリングで取付けた後、ファン
クショントリミングを施し、その拶・先端部を前述のよ
うにヘッディングしたリード線（力を個々にはんだ付け
する方法も考えられている。
各部品をリフローソルダーリングで取付けた後、ファン
クショントリミングを施し、その拶・先端部を前述のよ
うにヘッディングしたリード線（力を個々にはんだ付け
する方法も考えられている。
しかしこの方法も最初のりフローンルダーリング後ファ
ンクショントリミング前に洗浄し、さらにリード線（７
）、・・・をはんだ付けした後、再び洗浄する必侠が生
じ、また２回のはんだ付は部の加熱によって、リード線
（力、・・・を接続した電極接続部（３）（Ａｙ−Ｐｄ
）に、はんだがくわれる現象が生じ、はんだ付は部の強
度劣化をもたらす不都合があった。
ンクショントリミング前に洗浄し、さらにリード線（７
）、・・・をはんだ付けした後、再び洗浄する必侠が生
じ、また２回のはんだ付は部の加熱によって、リード線
（力、・・・を接続した電極接続部（３）（Ａｙ−Ｐｄ
）に、はんだがくわれる現象が生じ、はんだ付は部の強
度劣化をもたらす不都合があった。
また上述の方法とは別にパーカッシロン溶接方法などに
よシ直接リード線（力、・・・を電極接続部（３）（導
体部（２）の一部）に溶接することも考えられているが
、スプラッシュの発生が多く、また信頼性の面でも混成
集積回路の製造に適用するには困難が多いという不都合
があった。
よシ直接リード線（力、・・・を電極接続部（３）（導
体部（２）の一部）に溶接することも考えられているが
、スプラッシュの発生が多く、また信頼性の面でも混成
集積回路の製造に適用するには困難が多いという不都合
があった。
本発明は上述の不都合を除去するためになされたもので
、リード線付けやファンクショントリミングの自動化が
容易で、しかも接合部の強朋の劣′ヒがない混成集積回
路の製造方法を提供すること、上目的とする。
、リード線付けやファンクショントリミングの自動化が
容易で、しかも接合部の強朋の劣′ヒがない混成集積回
路の製造方法を提供すること、上目的とする。
本発明は、リード線を接続する電極接続部に金属片を回
路素子などとともにリフローソルダ・−リングによシ同
時にはんだ付けした後、ファンクショントリミングを施
し、その後リード線を金属片を介してレーザ光によシ溶
接接続する混成集積回路の製造方法である。
路素子などとともにリフローソルダ・−リングによシ同
時にはんだ付けした後、ファンクショントリミングを施
し、その後リード線を金属片を介してレーザ光によシ溶
接接続する混成集積回路の製造方法である。
以下本発明の詳細を図面を参照しなから一実施例により
説明する。第３図は本発明の一実施例によυ製作した混
成集積回路の概要を示す斜視図で、第４図は要部を示す
断面図であり、絶縁基板、例えばセラミックス基板（１
１）には導体（１２）、抵抗体０３）および導体部の一
部に形成された電極接続部Ｉなどからなる導電回路（１
２ａ）が形成されて回路基板０５）を構成している。こ
の導電回路（１２ａ）における回路素子接続部には、Ｉ
Ｃ素子およびトランジスタなどの半導体素子並びにコン
デンサ、コイル々どの回路素子（１６］ 、・・・が接
続されている。また電＠Ｌ接続部（１４１，・・・には
金属片（ｔ８１ 、・・・がはんだ付けされている。こ
れら金属片部、・・・には一端部にヘッディングにより
偏平部（６）を形成したリード線（７）、・・・が溶接
により直立固定されて混成集積回路が構成されている。
説明する。第３図は本発明の一実施例によυ製作した混
成集積回路の概要を示す斜視図で、第４図は要部を示す
断面図であり、絶縁基板、例えばセラミックス基板（１
１）には導体（１２）、抵抗体０３）および導体部の一
部に形成された電極接続部Ｉなどからなる導電回路（１
２ａ）が形成されて回路基板０５）を構成している。こ
の導電回路（１２ａ）における回路素子接続部には、Ｉ
Ｃ素子およびトランジスタなどの半導体素子並びにコン
デンサ、コイル々どの回路素子（１６］ 、・・・が接
続されている。また電＠Ｌ接続部（１４１，・・・には
金属片（ｔ８１ 、・・・がはんだ付けされている。こ
れら金属片部、・・・には一端部にヘッディングにより
偏平部（６）を形成したリード線（７）、・・・が溶接
により直立固定されて混成集積回路が構成されている。
次に第３図〜第８図を参照しながら上述の混成集積回路
の製造方法を説明する。第５図、第６図に示すように、
例えはセラミック基板圓の上に導体αり、抵抗体住■お
よび電極接続部０４）にそれぞれ対応するペースト層（
１２ｂ）、 ０３ａ）、 （ｘ４ａ）が印刷によシ塗布
される。印刷済みの基板（１１）は、乾燥された後焼成
され、回路基板（１５）が形成される。焼成によシペー
スト層（１２ｂ）、 （ｔ３ａ）、 （１４ａ）は基板
圓に強く結合し、導体叫、抵抗体（１３）および電極接
続部α由となる。導体住ツの回路素子接続部および電極
接続部（１４）には第６図に示すように、はんだペース
ト（２■、・・・が塗布される。はんだペース） （２
０） 、・・・の乾燥後にニッケル、すずまたははんだ
がメッキされた金属片αａが、はんだペースト（イ）上
に載置すれ、同様に回路素子１．・・・がはんだペース
） （２０ｊ上に載置される。すべての金属片０印、・
・・および回路素子０６）、・・・が回路基板（へ）上
の所定個所に配置されると、回路基板Ｑ５１は加熱炉に
導かれる。回路基板（［５）が加熱炉を通るとき、はん
だペース） （２Ｇ 、・・・か浴融し、金属片α槌、
・・・、および回路素子ｕ６）、・・・が電極接続部（
１４１、・・・および導体αツ、・・・にはんだ伺けさ
れる。はんだ付は終了後回路基＆ｕ５）は洗浄される。
の製造方法を説明する。第５図、第６図に示すように、
例えはセラミック基板圓の上に導体αり、抵抗体住■お
よび電極接続部０４）にそれぞれ対応するペースト層（
１２ｂ）、 ０３ａ）、 （ｘ４ａ）が印刷によシ塗布
される。印刷済みの基板（１１）は、乾燥された後焼成
され、回路基板（１５）が形成される。焼成によシペー
スト層（１２ｂ）、 （ｔ３ａ）、 （１４ａ）は基板
圓に強く結合し、導体叫、抵抗体（１３）および電極接
続部α由となる。導体住ツの回路素子接続部および電極
接続部（１４）には第６図に示すように、はんだペース
ト（２■、・・・が塗布される。はんだペース） （２
０） 、・・・の乾燥後にニッケル、すずまたははんだ
がメッキされた金属片αａが、はんだペースト（イ）上
に載置すれ、同様に回路素子１．・・・がはんだペース
） （２０ｊ上に載置される。すべての金属片０印、・
・・および回路素子０６）、・・・が回路基板（へ）上
の所定個所に配置されると、回路基板Ｑ５１は加熱炉に
導かれる。回路基板（［５）が加熱炉を通るとき、はん
だペース） （２Ｇ 、・・・か浴融し、金属片α槌、
・・・、および回路素子ｕ６）、・・・が電極接続部（
１４１、・・・および導体αツ、・・・にはんだ伺けさ
れる。はんだ付は終了後回路基＆ｕ５）は洗浄される。
洗浄後に、例えば、抵抗体０３）、・・・のファンクシ
ョントリミングおよび特性チェックが行なわれる。
ョントリミングおよび特性チェックが行なわれる。
このファンクショントリミングおよび特性チェックにお
いては、回路基板（１９にリード線（７）、・・・が立
設されていないので、トリミングおよび特性チェック作
業が容易に行なえる。ファンクショントリミングおよび
特性チェックが終了すると、リード線（７）、・・・の
接続が行なわれる。 ° 。
いては、回路基板（１９にリード線（７）、・・・が立
設されていないので、トリミングおよび特性チェック作
業が容易に行なえる。ファンクショントリミングおよび
特性チェックが終了すると、リード線（７）、・・・の
接続が行なわれる。 ° 。
・ −−。このリード線（７）、・・・の接続工程
においては、第７図に示すように、リード線（７）、・
・・は従来例の場合と同様に、一端部にはへッテイング
によシ偏平部（６）が形成されていて、さらにはんだメ
ッキされている。このリード線（７）。
においては、第７図に示すように、リード線（７）、・
・・は従来例の場合と同様に、一端部にはへッテイング
によシ偏平部（６）が形成されていて、さらにはんだメ
ッキされている。このリード線（７）。
１′ｉ
・・・の他端部（８）奪挾持体（ハ）によ）挾持されて
、一方の平坦面（９）が金属片α樽上に当接して載置さ
れる。
、一方の平坦面（９）が金属片α樽上に当接して載置さ
れる。
次に斜上方からレーザ光（２９，（ハ）を照射し、リー
ド線（７） 、・・・と金属片（１〜、・・・とをそれ
ぞれ溶接する。
ド線（７） 、・・・と金属片（１〜、・・・とをそれ
ぞれ溶接する。
次に第８図は第２の実施例を示すもので、一端部（５）
にＬ字状の折曲部（６ａ）を形成してはんだめっきされ
たリード線（７）を金属片（Ｉ印に当接しレーザ光（２
５１を照射して溶接した場合で、他の部分については第
１の実施例と同様なので説明を省略する。
にＬ字状の折曲部（６ａ）を形成してはんだめっきされ
たリード線（７）を金属片（Ｉ印に当接しレーザ光（２
５１を照射して溶接した場合で、他の部分については第
１の実施例と同様なので説明を省略する。
以上詳述したように、本発明の混成集積回路の製造方法
は導体のリード線接続部に金属片を予め他の回路素子と
同時にはんだ付けをした後ファンクショントリミングを
施し、しかる後リード線を金属片にレーザ光により溶接
するように構成したので、ファンクシ目ントリミングの
際リード線の突出による不都合が除かれ作業性よく、シ
かもレーザ溶接なので狭い所でも溶接が容易である。ま
た導体にはんだ付けした金属片にリード線をレーザ溶接
するのではんだがくわれることが防止され、接合部の強
度劣化がなく、さらにまた抵抗溶接などのようにスプラ
ッシュによる汚染もなく電極管理の必要もないので信頼
性が高い。さらにまたリード線を小孔に挿通する必要が
なく自動化が容易であシ、レーザ光を利用するので多数
個所を同時に短時間に溶接できるので作業性がよいなど
種々なすぐれた効果を奏するものである。
は導体のリード線接続部に金属片を予め他の回路素子と
同時にはんだ付けをした後ファンクショントリミングを
施し、しかる後リード線を金属片にレーザ光により溶接
するように構成したので、ファンクシ目ントリミングの
際リード線の突出による不都合が除かれ作業性よく、シ
かもレーザ溶接なので狭い所でも溶接が容易である。ま
た導体にはんだ付けした金属片にリード線をレーザ溶接
するのではんだがくわれることが防止され、接合部の強
度劣化がなく、さらにまた抵抗溶接などのようにスプラ
ッシュによる汚染もなく電極管理の必要もないので信頼
性が高い。さらにまたリード線を小孔に挿通する必要が
なく自動化が容易であシ、レーザ光を利用するので多数
個所を同時に短時間に溶接できるので作業性がよいなど
種々なすぐれた効果を奏するものである。
なお本実施例においてはリード線の先端に偏平部とかＬ
字状部を設けて溶接したが、この方が好ましいことはも
ちろんであるが、先端にこのような部分を設けなくても
よく、またレーザ光は気体。
字状部を設けて溶接したが、この方が好ましいことはも
ちろんであるが、先端にこのような部分を設けなくても
よく、またレーザ光は気体。
固体いずれでもよい。さらにまた金属片についていえば
、ニッケルやすずとかＳｎ −Ｐｂ被膜を設けたニッケ
ルや銅や鉄とかステンレス板とかなどが好ましい。
、ニッケルやすずとかＳｎ −Ｐｂ被膜を設けたニッケ
ルや銅や鉄とかステンレス板とかなどが好ましい。
第１図および第２図は従来の混成集積回路の製造方法を
説明する要部断面図、第３図および第４図は本発明方法
の実施例によシ得れた混成集積回路の斜視図および要部
断面図、第５図および第６図は本発明の第１および第２
の実施例の工程を説明するための要部断面図、第７図は
本発明の第１の実施例のレーザ溶接の工程を説明する断
面図、第８図は同じく第２の実施例の要部を説明する断
面図である。 （６）：偏平部、 （６ａ） ：折曲部、（カニ
リード線、 αυ：絶縁基板、（ｉｚａ） ：導
電回路、 （１粉；回路基板、（１６） ：回路素
子、 （１６ａ）：折曲部、（１印：金属片。 代理人 弁理士 則 近 憲 佑 （ほか１名） １′１ 図 − 下３ ロ Ｔ４ 図 ゾ 輩５図 Ｉ 箒 ６ 図 ’−１ｊ
説明する要部断面図、第３図および第４図は本発明方法
の実施例によシ得れた混成集積回路の斜視図および要部
断面図、第５図および第６図は本発明の第１および第２
の実施例の工程を説明するための要部断面図、第７図は
本発明の第１の実施例のレーザ溶接の工程を説明する断
面図、第８図は同じく第２の実施例の要部を説明する断
面図である。 （６）：偏平部、 （６ａ） ：折曲部、（カニ
リード線、 αυ：絶縁基板、（ｉｚａ） ：導
電回路、 （１粉；回路基板、（１６） ：回路素
子、 （１６ａ）：折曲部、（１印：金属片。 代理人 弁理士 則 近 憲 佑 （ほか１名） １′１ 図 − 下３ ロ Ｔ４ 図 ゾ 輩５図 Ｉ 箒 ６ 図 ’−１ｊ
Claims (3)
- （１）絶縁基板に導電回路を設けて回路基板を形成する
工程と、上記導電回路に回路素子および金属片を配設し
リフローンルダーリングにより上記回路素子および上記
金属片を上記導電回路にはんだ付けする工程と、上記は
んだ付は工程後ファンクショントリミングする工程と、
その後上記金属片にリード線をレーザ溶接する工程とを
具備したことを特徴とする混成集積回路の製造方法。 - （２）一端部に偏平部が形成されたリード線の、上記偏
平部を金属片に当接してレーザ溶接することを特徴とす
る特許請求の範囲第１項記載の混成集積回路の製造方法
。 - （３）一端部に折曲部を形成したリード線の上記折曲部
を金属片に当接してレーザ溶接することを特徴とする特
許請求の範囲第１項記載の混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22396682A JPS59114849A (ja) | 1982-12-22 | 1982-12-22 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22396682A JPS59114849A (ja) | 1982-12-22 | 1982-12-22 | 混成集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59114849A true JPS59114849A (ja) | 1984-07-03 |
| JPH0550141B2 JPH0550141B2 (ja) | 1993-07-28 |
Family
ID=16806472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22396682A Granted JPS59114849A (ja) | 1982-12-22 | 1982-12-22 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59114849A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62194654A (ja) * | 1986-02-20 | 1987-08-27 | Nec Corp | リ−ドフレ−ム |
| WO2008031366A1 (de) * | 2006-09-13 | 2008-03-20 | Siemens Aktiengesellschaft | Leiterplatte, insbesondere keramikleiterplatte |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5585000B2 (ja) * | 2009-05-22 | 2014-09-10 | 富士通セミコンダクター株式会社 | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56114340A (en) * | 1980-02-13 | 1981-09-08 | Mitsubishi Electric Corp | Bonding method |
| JPS57121266A (en) * | 1981-01-20 | 1982-07-28 | Toshiba Corp | Manufacture of hybrid integrated circuit |
-
1982
- 1982-12-22 JP JP22396682A patent/JPS59114849A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56114340A (en) * | 1980-02-13 | 1981-09-08 | Mitsubishi Electric Corp | Bonding method |
| JPS57121266A (en) * | 1981-01-20 | 1982-07-28 | Toshiba Corp | Manufacture of hybrid integrated circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62194654A (ja) * | 1986-02-20 | 1987-08-27 | Nec Corp | リ−ドフレ−ム |
| WO2008031366A1 (de) * | 2006-09-13 | 2008-03-20 | Siemens Aktiengesellschaft | Leiterplatte, insbesondere keramikleiterplatte |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0550141B2 (ja) | 1993-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542438A (en) | Hybrid integrated circuit device | |
| US4982376A (en) | Method of mounting electrical and/or electronic components on a single-sided printed board | |
| JPH0469836B2 (ja) | ||
| JP2000509203A (ja) | はんだバンプの形成方法 | |
| JP2004530303A (ja) | マウントされる接触スリーブ管を含むプリント回路基板 | |
| JP2005527105A (ja) | 平面回路用はんだ相互接続 | |
| JPS59114849A (ja) | 混成集積回路の製造方法 | |
| JPH01319993A (ja) | プリント回路基板の接続方法 | |
| JPS61244057A (ja) | 端子接続構造およびその接続方法 | |
| US5268819A (en) | Circuit board assembly | |
| US3418422A (en) | Attachment of integrated circuit leads to printed circuit boards | |
| JPH04336490A (ja) | リフローハンダの形成方法 | |
| JPH0365661B2 (ja) | ||
| JPS6023998Y2 (ja) | 加熱用圧着子 | |
| JPS5840617Y2 (ja) | 印刷配線板 | |
| JPS5834772Y2 (ja) | 印刷配線基板 | |
| JPS6259461B2 (ja) | ||
| JPS58221667A (ja) | チツプ部品の半田付方法 | |
| JPH02224393A (ja) | 混載実装メタルコアプリント配線基板組立体のはんだ付け方法 | |
| JPS62128553A (ja) | 半導体パツケ−ジの製造法 | |
| JPH0794035A (ja) | 中継接続用テープ電線 | |
| JP2003344913A (ja) | ストロボユニット | |
| JPS59113689A (ja) | 電子部品の実装方法 | |
| JP2019179809A (ja) | プリント基板及びプリント基板の製造方法 | |
| JPS596568A (ja) | 混成集積回路の製造方法 |