JPS62128553A - 半導体パツケ−ジの製造法 - Google Patents
半導体パツケ−ジの製造法Info
- Publication number
- JPS62128553A JPS62128553A JP27011185A JP27011185A JPS62128553A JP S62128553 A JPS62128553 A JP S62128553A JP 27011185 A JP27011185 A JP 27011185A JP 27011185 A JP27011185 A JP 27011185A JP S62128553 A JPS62128553 A JP S62128553A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- pin
- hole
- plating
- plated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910000679 solder Inorganic materials 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000002844 melting Methods 0.000 claims abstract description 7
- 230000008018 melting Effects 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 17
- 239000004033 plastic Substances 0.000 claims description 13
- 238000005476 soldering Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 abstract description 21
- 238000007639 printing Methods 0.000 abstract description 5
- 238000007772 electroless plating Methods 0.000 abstract description 4
- 238000009713 electroplating Methods 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 238000003780 insertion Methods 0.000 abstract description 4
- 230000037431 insertion Effects 0.000 abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052802 copper Inorganic materials 0.000 abstract description 3
- 239000010949 copper Substances 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 3
- 229910045601 alloy Inorganic materials 0.000 abstract description 2
- 239000000956 alloy Substances 0.000 abstract description 2
- 229910000833 kovar Inorganic materials 0.000 abstract description 2
- 229910020220 Pb—Sn Inorganic materials 0.000 abstract 1
- 230000002950 deficient Effects 0.000 abstract 1
- 238000007598 dipping method Methods 0.000 abstract 1
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000004904 shortening Methods 0.000 abstract 1
- 239000000919 ceramic Substances 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
- H05K3/308—Adaptations of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はプラスチック基板を用いた半導体パッケージ、
少し詳しくは、所謂プラグインパッケージと称される如
く、プラグとなるべき入出力ピンがプラスチック基板の
厚み方向に貫設された多数のスルーホール内に植設固定
されている半導体パッケージの1a造法に関する。
少し詳しくは、所謂プラグインパッケージと称される如
く、プラグとなるべき入出力ピンがプラスチック基板の
厚み方向に貫設された多数のスルーホール内に植設固定
されている半導体パッケージの1a造法に関する。
(従来の技術)
プラグインパッケージとしては従来、セラミック基板が
その高信頼性の故に多く使われてきた。
その高信頼性の故に多く使われてきた。
しかしセラミック基板はそれ自体が脆い、加工性が悪い
、製造上の寸法安定性に劣る、比重が大である。誘電率
が大きい、導体抵抗が大きい、高価である等の理由から
、近時はプラスチック基板(PCB)が俄かに注目され
始めた。
、製造上の寸法安定性に劣る、比重が大である。誘電率
が大きい、導体抵抗が大きい、高価である等の理由から
、近時はプラスチック基板(PCB)が俄かに注目され
始めた。
(発明が解決しようとする問題点)
プラスチック基板はセラミック基板固有の上記問題点を
克服し得るものの、その弾力可撓性、柔軟性の故に入出
力ピン(以下、単にピンとす)の固定方法が重要な技術
の一つである。即ち、プラスチック基板は曲げ、圧縮、
引張り等に成る程度弾性変形するのでピンの固定部がこ
のように変形すると、固定力が劣化したりピンが離脱し
てしまうことになる。そこで従来のプラスチック基板を
用いたプラグインパッケージに於てはスルーホールに対
してピンをかし敵)めで固定する方法。
克服し得るものの、その弾力可撓性、柔軟性の故に入出
力ピン(以下、単にピンとす)の固定方法が重要な技術
の一つである。即ち、プラスチック基板は曲げ、圧縮、
引張り等に成る程度弾性変形するのでピンの固定部がこ
のように変形すると、固定力が劣化したりピンが離脱し
てしまうことになる。そこで従来のプラスチック基板を
用いたプラグインパッケージに於てはスルーホールに対
してピンをかし敵)めで固定する方法。
ピンの嵌入部の一部をスルーホール内径より稍々大とし
て圧嵌する方法、ピンを嵌入部スルーホール内壁と半田
付けする方法が採られてきた。これら方法には一長一短
があるのでどれをもってベストと一部に云えぬが、本発
明は半田付は方法を採っているので、従来の半田付は方
法につき説明する。
て圧嵌する方法、ピンを嵌入部スルーホール内壁と半田
付けする方法が採られてきた。これら方法には一長一短
があるのでどれをもってベストと一部に云えぬが、本発
明は半田付は方法を採っているので、従来の半田付は方
法につき説明する。
即ち、従来のものはスルーホール周辺のランド部にスク
リーン印刷等により半田ペーストを塗布し、その後ピン
をスルーホールに嵌挿しハンダリフロー炉等に入れて半
田ペーストを溶融してピンとランド部とを半田付けする
方法である。しかしこの方法は半田ペーストの塗布、ハ
ンダリフロー炉等への人出炉と云うように工程が嵩み、
更にピングリッドアレイパッケージについてはピン数が
多く半田ペーストのスクリーン印刷の閉度が厳しく要求
される等作業性が悪くペーストの飛散、転写等があって
小滴りも悪くなる・・・と云う問題点があった。
リーン印刷等により半田ペーストを塗布し、その後ピン
をスルーホールに嵌挿しハンダリフロー炉等に入れて半
田ペーストを溶融してピンとランド部とを半田付けする
方法である。しかしこの方法は半田ペーストの塗布、ハ
ンダリフロー炉等への人出炉と云うように工程が嵩み、
更にピングリッドアレイパッケージについてはピン数が
多く半田ペーストのスクリーン印刷の閉度が厳しく要求
される等作業性が悪くペーストの飛散、転写等があって
小滴りも悪くなる・・・と云う問題点があった。
(問題点を解決するための手段)
本発明は上記問題点の一掃に指向されたものであって、
ピン引抜き強度が大で生産性の良い半導体パッケージ(
とりわけピンとプラスチック基板との固定構造)の製造
法を提供せんとするものである。
ピン引抜き強度が大で生産性の良い半導体パッケージ(
とりわけピンとプラスチック基板との固定構造)の製造
法を提供せんとするものである。
上記目的を達成する本発明を実施例対応図により説明す
るに1本発明は、プラスチック基板1の厚み方向に多数
のスルーホール2・・・を所望のピンパターニングに沿
って貫設し、このスルーホール2・・・内にプラグとな
るべきピン3・・・を夫々植設固定する半導体パッケー
ジの製造法に於て、各ピン3の少なくとも嵌合部30及
びスルーホール2の内壁20に予め半田メッキ4を施し
5続いて当該ピン3を夫々のスルーホール2内に嵌入し
て上記半田の融点以上の温度に加熱して各ピン3と各ス
ルーホール内壁20とを半田付けすること、より成る半
導体パッケージの製造法である。
るに1本発明は、プラスチック基板1の厚み方向に多数
のスルーホール2・・・を所望のピンパターニングに沿
って貫設し、このスルーホール2・・・内にプラグとな
るべきピン3・・・を夫々植設固定する半導体パッケー
ジの製造法に於て、各ピン3の少なくとも嵌合部30及
びスルーホール2の内壁20に予め半田メッキ4を施し
5続いて当該ピン3を夫々のスルーホール2内に嵌入し
て上記半田の融点以上の温度に加熱して各ピン3と各ス
ルーホール内壁20とを半田付けすること、より成る半
導体パッケージの製造法である。
(作用)
本発明は上記構成の方法であるため、ピン3の嵌合部3
0及びスルーホール内壁2oに予め半田メッキ4,4を
夫々実施した后(第1図)、そのピン3をスルーホール
2内に嵌挿して該半田の融点以上に加熱すれば上記半田
メッキ4,4間は互いに溶融して半田付けされ両者は固
定される(第2図)。このようにピン3及びスルーホー
ル内壁20の広域に跨って半田メッキ4.4が施されて
両者が結着しているために3は引抜外力(剪断外力)に
対して強固に耐え得る。半田メッキ4の厚み、材質は適
宜選択するものとする。また、図面の場合パッケージの
キャップシール構造は発明と直接関係しないので図より
省いである。
0及びスルーホール内壁2oに予め半田メッキ4,4を
夫々実施した后(第1図)、そのピン3をスルーホール
2内に嵌挿して該半田の融点以上に加熱すれば上記半田
メッキ4,4間は互いに溶融して半田付けされ両者は固
定される(第2図)。このようにピン3及びスルーホー
ル内壁20の広域に跨って半田メッキ4.4が施されて
両者が結着しているために3は引抜外力(剪断外力)に
対して強固に耐え得る。半田メッキ4の厚み、材質は適
宜選択するものとする。また、図面の場合パッケージの
キャップシール構造は発明と直接関係しないので図より
省いである。
(実施例)
(a)プラスチック基板・・・ガラスエポキシ樹脂(b
)ピン及び半田メッキ・・・コバール(KOVAR)、
42−アロイ(Allay)等の表面に。
)ピン及び半田メッキ・・・コバール(KOVAR)、
42−アロイ(Allay)等の表面に。
通常の半田材料(Pb−8n系半田)を用いて溶融メッ
キ、電解メッキ、無電解メッキいづれかによってメッキ
する。
キ、電解メッキ、無電解メッキいづれかによってメッキ
する。
(Q)ス/L/−ホール内壁の半田メッキ・・・スルー
ホール内壁に無電解メッキ、電゛解メッキにより銅メッ
キを実施しその上に公知方法によって半田メッキ(Sn
/Pb=90/10)を行なう。半田メッキをしたピン
嵌合部の外径は半田メッキ(Sn/Pb=90/10)
をしたスルーホール内壁の内径と同じが稍々大とするの
が良い。
ホール内壁に無電解メッキ、電゛解メッキにより銅メッ
キを実施しその上に公知方法によって半田メッキ(Sn
/Pb=90/10)を行なう。半田メッキをしたピン
嵌合部の外径は半田メッキ(Sn/Pb=90/10)
をしたスルーホール内壁の内径と同じが稍々大とするの
が良い。
(d)(b)のピンを(c)のスルーポール内にピンの
フランジ(31)がスルーホール上のランド部に当止す
るまで嵌挿する。
フランジ(31)がスルーホール上のランド部に当止す
るまで嵌挿する。
(e)半田メッキを溶融するためにその融点以とに加熱
するが、加熱はピン、セラミック基板いづれでも良いが
基板の熟劣化が心配な場合はピンだけを加熱しても良い
。なお、加熱は一例としてピンのみの場合はブロックヒ
ータにて、プラスチック基板を含める場合はオーブンに
て夫々270〜280℃に加熱する。
するが、加熱はピン、セラミック基板いづれでも良いが
基板の熟劣化が心配な場合はピンだけを加熱しても良い
。なお、加熱は一例としてピンのみの場合はブロックヒ
ータにて、プラスチック基板を含める場合はオーブンに
て夫々270〜280℃に加熱する。
ナオ図中、5はレジスト(膜)を示す。またスルーホー
ル内壁20についての半田メッキ40として図のものは
ホール2の内壁20の全面及びホール2の上下端のラン
ド部に屈曲張出して全体として起立状U壁断面のものと
したがこの例に限定されるものではない。
ル内壁20についての半田メッキ40として図のものは
ホール2の内壁20の全面及びホール2の上下端のラン
ド部に屈曲張出して全体として起立状U壁断面のものと
したがこの例に限定されるものではない。
(発明の効果)
以上説明した所から判明するように、本発明に於てはピ
ンの嵌合部とスルーホール内壁との2部材に亘って予め
半田メッキを施し嵌挿后加熱溶融させると云う工程によ
ってピン固定がなされるために、従来の半田ペースト印
刷による固定法に較べて; (イ)印刷工程が不要となるので時間の短縮、印刷精度
に起因する不良のないことに於て生産性が改善され、(
ロ)基板上に半田メッキがされた状態で移送されるので
取扱いが容易となるばかりかピンをスルーホール内に嵌
挿する際、ペーストの飛散等を気にせずになし得ること
に於て作業性も良くなる、(ハ)更にはスルーホール内
壁全面に亘る半田メッキの施与によってピン嵌合部と広
い接触面積をもって半田付けが出来るから引抜き強度も
強化される等、優れた効果がある。
ンの嵌合部とスルーホール内壁との2部材に亘って予め
半田メッキを施し嵌挿后加熱溶融させると云う工程によ
ってピン固定がなされるために、従来の半田ペースト印
刷による固定法に較べて; (イ)印刷工程が不要となるので時間の短縮、印刷精度
に起因する不良のないことに於て生産性が改善され、(
ロ)基板上に半田メッキがされた状態で移送されるので
取扱いが容易となるばかりかピンをスルーホール内に嵌
挿する際、ペーストの飛散等を気にせずになし得ること
に於て作業性も良くなる、(ハ)更にはスルーホール内
壁全面に亘る半田メッキの施与によってピン嵌合部と広
い接触面積をもって半田付けが出来るから引抜き強度も
強化される等、優れた効果がある。
第1図は本発明製造法の実施の要領を示すプラスチック
基板使用のプラグインパッケージの基板とピンとの組立
以前の要部分解部分断面図、第2図は第1図の状態から
ピンをスルーホール内に嵌挿して半田付けした状態を示
す要部分解部分断面図を示す。 (符号説明) 1・・・プラスチック基板、2・・・スルーホール、3
・・・ピン、30・・・ピンの嵌合部、4・・・半田メ
ッキ。 20・・・スルーホール内壁。 一以上一
基板使用のプラグインパッケージの基板とピンとの組立
以前の要部分解部分断面図、第2図は第1図の状態から
ピンをスルーホール内に嵌挿して半田付けした状態を示
す要部分解部分断面図を示す。 (符号説明) 1・・・プラスチック基板、2・・・スルーホール、3
・・・ピン、30・・・ピンの嵌合部、4・・・半田メ
ッキ。 20・・・スルーホール内壁。 一以上一
Claims (1)
- 【特許請求の範囲】 1、プラスチック基板の厚み方向に多数のスルーホール
を所望のピンパターニングに沿って貫設し、このスルー
ホール内にプラグとなるべきピンを夫々植設固定する半
導体パッケージの製造法に於て、各ピンの少なくとも嵌
合部及びスルーホール内壁に予め半田メッキを施し、続
いて当該ピンを夫々のスルーホール内に嵌入して上記半
田の融点以上の温度に加熱して各ピンと各スルーホール
内壁とを半田付けすること、より成る半導体パッケージ
の製造法。 2、ピンの外径がスルーホール内径より稍々大とされて
いる特許請求の範囲第1項記載の半導体パッケージの製
造法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27011185A JPS62128553A (ja) | 1985-11-29 | 1985-11-29 | 半導体パツケ−ジの製造法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27011185A JPS62128553A (ja) | 1985-11-29 | 1985-11-29 | 半導体パツケ−ジの製造法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62128553A true JPS62128553A (ja) | 1987-06-10 |
Family
ID=17481689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27011185A Pending JPS62128553A (ja) | 1985-11-29 | 1985-11-29 | 半導体パツケ−ジの製造法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62128553A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63283147A (ja) * | 1987-05-15 | 1988-11-21 | Seiko Keiyo Kogyo Kk | 半導体装置 |
JPH0223644A (ja) * | 1988-07-12 | 1990-01-25 | Ibiden Co Ltd | 導体ピンを有する電子部品搭載用基板の製造方法 |
EP3155881A4 (en) * | 2014-06-10 | 2018-03-21 | Thomson Licensing | Set top box having paste-in-hole tuner shield |
-
1985
- 1985-11-29 JP JP27011185A patent/JPS62128553A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63283147A (ja) * | 1987-05-15 | 1988-11-21 | Seiko Keiyo Kogyo Kk | 半導体装置 |
JPH0223644A (ja) * | 1988-07-12 | 1990-01-25 | Ibiden Co Ltd | 導体ピンを有する電子部品搭載用基板の製造方法 |
EP3155881A4 (en) * | 2014-06-10 | 2018-03-21 | Thomson Licensing | Set top box having paste-in-hole tuner shield |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3429040A (en) | Method of joining a component to a substrate | |
JPH04147579A (ja) | スルーホール接続形電子デバイスとその実装方法 | |
CA2214130A1 (en) | Assemblies of substrates and electronic components | |
JPS62128553A (ja) | 半導体パツケ−ジの製造法 | |
JPH1116768A (ja) | 電子部品 | |
KR20000017518A (ko) | 축 리드형 전자 부품 및 축 리드형 전자 부품 실장 회로 기판장치 | |
JPS5810848A (ja) | 混成集積回路用リ−ドピン | |
JPH09205264A (ja) | 実装基板、当該実装基板の製造方法および当該実装基板に使用する回路基板 | |
JP2002164246A (ja) | 電子部品 | |
JP2577315B2 (ja) | 口金付管球 | |
JPH02148878A (ja) | スルホール端子 | |
JPH02129993A (ja) | 両面プリント配線基板の製造方法 | |
JPS6314474Y2 (ja) | ||
JPH0223644A (ja) | 導体ピンを有する電子部品搭載用基板の製造方法 | |
JPH04208510A (ja) | チップ型電子部品 | |
JPS6325715Y2 (ja) | ||
JPH0336788A (ja) | 面実装型電子部品およびその実装方法 | |
JPH1140918A (ja) | セラミックス素子、部品実装基板及び配線基板 | |
JP3065013B2 (ja) | 回路基板および回路パターンの形成方法 | |
JPH04163864A (ja) | 混成集積回路のクリップ端子 | |
JP2000332396A (ja) | 電子部品の取付構造 | |
JPH06350239A (ja) | 電極のハンダ付け方法 | |
JPH01133393A (ja) | 電子部品の実装法 | |
JPS62252193A (ja) | プリント基板のスル−ホ−ルと部品リ−ドとの接続方法 | |
JPH02105595A (ja) | 混成集積回路 |