JPH01204381A - リード端子の半田付け方法およびリードフレーム - Google Patents
リード端子の半田付け方法およびリードフレームInfo
- Publication number
- JPH01204381A JPH01204381A JP63029518A JP2951888A JPH01204381A JP H01204381 A JPH01204381 A JP H01204381A JP 63029518 A JP63029518 A JP 63029518A JP 2951888 A JP2951888 A JP 2951888A JP H01204381 A JPH01204381 A JP H01204381A
- Authority
- JP
- Japan
- Prior art keywords
- board
- lead
- terminal
- lead frame
- soldering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005476 soldering Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 33
- 229910000679 solder Inorganic materials 0.000 abstract description 19
- 238000007598 dipping method Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 27
- 238000010586 diagram Methods 0.000 description 7
- 239000006071 cream Substances 0.000 description 5
- 239000003292 glue Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
- Multi-Conductor Connections (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、基板にリード端子を半田付けして接続する方
法に関し、また複数のリード端子が接続されて成り、前
記方法に使用されるリードフレームに関する。
法に関し、また複数のリード端子が接続されて成り、前
記方法に使用されるリードフレームに関する。
従来の技術
ハイブリッド集積回路などの基板から電気信号を取出す
ためには、基板に設けられた電極にリード端子を半田付
けし、このリード端子を介して基板と基板外部とを電気
的に接続する必要がある。
ためには、基板に設けられた電極にリード端子を半田付
けし、このリード端子を介して基板と基板外部とを電気
的に接続する必要がある。
従来から、基板ｌ＼のリード端子の半田付けにおいては
、溶融された半田に接続部を浸すＤｉｐ法やクリーム半
田を接続部に付着し、赤外線ランプなどの加熱ヒータで
クリーム半田を溶融するりフロー法が一般的に用いられ
ている。
、溶融された半田に接続部を浸すＤｉｐ法やクリーム半
田を接続部に付着し、赤外線ランプなどの加熱ヒータで
クリーム半田を溶融するりフロー法が一般的に用いられ
ている。
第５図は、先行技術のＤｉｐ法によるリード端子の半田
付けにおいて使用されるリードフレーム１および基板６
の斜視図である。リードフレーム１は、複数のリード端
子３と、この複数のリード端子３の一方端を共通に接続
する接続部材２とを含んで構成される。各リード端子３
は軸部５とリード端子３の他方端に形成されるクリップ
なとの挟持部４とから成る。
付けにおいて使用されるリードフレーム１および基板６
の斜視図である。リードフレーム１は、複数のリード端
子３と、この複数のリード端子３の一方端を共通に接続
する接続部材２とを含んで構成される。各リード端子３
は軸部５とリード端子３の他方端に形成されるクリップ
なとの挟持部４とから成る。
基板６の両面には、複数のリード端子３に個別的に対応
して両面で一対の電極７がそれぞれ形成されている。第
５図に示されるように、挟持部４はそれぞれ対応する電
極７で基板６を挟持し、これによってリードフレーム１
と基板６とが固定される。
して両面で一対の電極７がそれぞれ形成されている。第
５図に示されるように、挟持部４はそれぞれ対応する電
極７で基板６を挟持し、これによってリードフレーム１
と基板６とが固定される。
この後、第６図に示されるように基板６とリードフレー
ム１との仮想線Ｐ１で示される位置より第６図下方の部
分は半田槽９に貯留され、溶融されている半田８に浸さ
れる。この後、基板６とリードフレーム１とを半田８か
ら取出して、挟持部４と電極７との接続部分が半田付け
される。最後に接続部材２を切断除去して、基板６１＼
のリード端子３の接続が完了する。
ム１との仮想線Ｐ１で示される位置より第６図下方の部
分は半田槽９に貯留され、溶融されている半田８に浸さ
れる。この後、基板６とリードフレーム１とを半田８か
ら取出して、挟持部４と電極７との接続部分が半田付け
される。最後に接続部材２を切断除去して、基板６１＼
のリード端子３の接続が完了する。
このような先行技術のＤ ｉ ｐ法によるリード端子３
の基板６１＼の接続は、リード端子３を接続するための
電極７が基板６の両面に必要となり、基板６において回
路として利用することができる面積が少な・くなるとい
う欠点を有している。
の基板６１＼の接続は、リード端子３を接続するための
電極７が基板６の両面に必要となり、基板６において回
路として利用することができる面積が少な・くなるとい
う欠点を有している。
先行技術のりフロー法によるリード端子の半田付は方法
では、第７図に示されるリードフレーム１１が使用され
る。リードフレーム１１は、複数の軸部のみのストレー
ト形のリード端子１３と、このリード端子１３の一方端
を共通に接続する接続部材１２とを含んで構成される。
では、第７図に示されるリードフレーム１１が使用され
る。リードフレーム１１は、複数の軸部のみのストレー
ト形のリード端子１３と、このリード端子１３の一方端
を共通に接続する接続部材１２とを含んで構成される。
このようなリード端子１３の他方端は、第８図に示され
るように基板１６の一方の面に形成された電極１７上に
配置され、この接続部分にクリーム半田１８が付着され
る。この後、赤外線ランプなどの加熱ヒータ１９によっ
てクリーム半田１８が加熱されて溶融され、リード端子
１３の他方端と電極１７とが半田付けされる。全てのリ
ード端子１３において対応する電極１７との半田付は終
了後に接続部材１２を切断除去して、リード端子１３の
基板１６への半田付けが完了する。
るように基板１６の一方の面に形成された電極１７上に
配置され、この接続部分にクリーム半田１８が付着され
る。この後、赤外線ランプなどの加熱ヒータ１９によっ
てクリーム半田１８が加熱されて溶融され、リード端子
１３の他方端と電極１７とが半田付けされる。全てのリ
ード端子１３において対応する電極１７との半田付は終
了後に接続部材１２を切断除去して、リード端子１３の
基板１６への半田付けが完了する。
上記リフロー法を用いたリード端子１３の半田付は方法
において、基板１６の電極１７が形成されていない面に
は回路を形成することができ、基板１６を有効に利用す
ることができるけれども、クリーム半田１８が高価であ
ることに加えてクリーム半田１８を複数の接続部に個別
的に付着させなければならず、したがってこのような半
田付は方法は作業工程を複雑化してしまうという欠点を
有している。
において、基板１６の電極１７が形成されていない面に
は回路を形成することができ、基板１６を有効に利用す
ることができるけれども、クリーム半田１８が高価であ
ることに加えてクリーム半田１８を複数の接続部に個別
的に付着させなければならず、したがってこのような半
田付は方法は作業工程を複雑化してしまうという欠点を
有している。
発明が解決しようとする課題
本発明の目的は、上記問題点を解決し、基板の回路形成
の可能な面積を減少することなく、なおかつ簡単な工程
で行うことができる基板へのリード端子の半田付は方法
を提供することである。
の可能な面積を減少することなく、なおかつ簡単な工程
で行うことができる基板へのリード端子の半田付は方法
を提供することである。
また本発明の他の目的は、前記リード端子の半田付は方
法に用いられるリードフレームを提供することである。
法に用いられるリードフレームを提供することである。
課題を解決するための手段
本発明は、一方端が共通に接続され、他方端に挟持部が
形成された複数の端子部材を含むリードフレームに対し
て、 両端に保持部を有し、リード端子の接続される基板に対
応する範囲の前記端子部材の挟持部を除去し、 残余の挟持部で前記保持部を挟持してリードフレームを
基板に固定し、半田付けを行うようにしたことを特徴と
するリード端子の半田付は方法である。
形成された複数の端子部材を含むリードフレームに対し
て、 両端に保持部を有し、リード端子の接続される基板に対
応する範囲の前記端子部材の挟持部を除去し、 残余の挟持部で前記保持部を挟持してリードフレームを
基板に固定し、半田付けを行うようにしたことを特徴と
するリード端子の半田付は方法である。
また本発明は、軸部と、軸部の一方端に形成された挟持
部とを含む一対の第１の種類の端子部材と、 軸部のみの第２の種類の端子部材と、 前記第１の種類の端子部材の他方端および第２の種類の
端子部材の一端を共通に接続する接続部材とを含み、 一対の第１の種類の端子部材の間には少なくとも１つの
第２の種類の端子部材が配置されて成ることを特徴とす
るリードフレームである。
部とを含む一対の第１の種類の端子部材と、 軸部のみの第２の種類の端子部材と、 前記第１の種類の端子部材の他方端および第２の種類の
端子部材の一端を共通に接続する接続部材とを含み、 一対の第１の種類の端子部材の間には少なくとも１つの
第２の種類の端子部材が配置されて成ることを特徴とす
るリードフレームである。
作 用
本発明に従うリード端子の半田付は方法において、リー
ド端子の接続される基板には両端に保持部が設けられる
。またリードフレームには一方端が共通に接続され、他
方端に挟持部が形成された複数の端子部材が含まれてお
り、前記リードフレームの基板に対応する範囲の端子部
材の挟持部は除去される。残余の挟持部で前記基板の保
持部は挟持され、これによって基板とリードフレームと
が固定される。このとき、挟持部の除去された端子部材
の他方端はたとえば基板に形成される電極などに接触し
ており、この接触部分を溶融された半田などに浸すだけ
で挟持部の除去された端子部材の他方端と基板とを半田
付けする。したがって基板に対応する範囲の端子部材の
挟持部が除去されており、基体を両面から挟持しないの
で、端子部材を基板の一方の面だけで半田付けすること
ができ、基板の他方の面を有効に利用することがてきる
。
ド端子の接続される基板には両端に保持部が設けられる
。またリードフレームには一方端が共通に接続され、他
方端に挟持部が形成された複数の端子部材が含まれてお
り、前記リードフレームの基板に対応する範囲の端子部
材の挟持部は除去される。残余の挟持部で前記基板の保
持部は挟持され、これによって基板とリードフレームと
が固定される。このとき、挟持部の除去された端子部材
の他方端はたとえば基板に形成される電極などに接触し
ており、この接触部分を溶融された半田などに浸すだけ
で挟持部の除去された端子部材の他方端と基板とを半田
付けする。したがって基板に対応する範囲の端子部材の
挟持部が除去されており、基体を両面から挟持しないの
で、端子部材を基板の一方の面だけで半田付けすること
ができ、基板の他方の面を有効に利用することがてきる
。
また本発明に従えば、上記リードフレームは、軸部と、
軸部の一方端に形成された挟持部とを含む一対の第１の
種類の端子部材と、 軸部のみの第２の種類の端子部材と、 前記第１の種類の端子部材の他方端および第２の種類の
端子部材の一端を共通に接続する接続部材とを含み、 一対の第１の種類の端子部材の間には少なくとも１つの
第２の種類の端子部材が配置されて成ることを特徴とす
るリードフレームでもよい。
軸部の一方端に形成された挟持部とを含む一対の第１の
種類の端子部材と、 軸部のみの第２の種類の端子部材と、 前記第１の種類の端子部材の他方端および第２の種類の
端子部材の一端を共通に接続する接続部材とを含み、 一対の第１の種類の端子部材の間には少なくとも１つの
第２の種類の端子部材が配置されて成ることを特徴とす
るリードフレームでもよい。
実施例
第２図は、本発明の一実施例のリードフレーム２１を示
す図である。リードフレーム２１は、第２の種類の端子
部材であるリード端子２３と、軸部２５および軸部２５
の一方端に設けられる挟持部２４を有し、第１の種類の
端子部材であるリード端子３０と、接続部材２２とを含
んで構成され、接続部材２２はリード端子３０の他方端
とリード端子２３の一端とを共通に接続している。
す図である。リードフレーム２１は、第２の種類の端子
部材であるリード端子２３と、軸部２５および軸部２５
の一方端に設けられる挟持部２４を有し、第１の種類の
端子部材であるリード端子３０と、接続部材２２とを含
んで構成され、接続部材２２はリード端子３０の他方端
とリード端子２３の一端とを共通に接続している。
各リード端子２３．３０は隣合う各リード端子間が間隔
Ｌ１となるように形成される。
Ｌ１となるように形成される。
このようなリードフレーム２１は、たとえば全てのリー
ド端子が挟持部を有するクリップ形のリード端子３０で
あるようなリードフレームにおいて第２図で示されるよ
うに、後述する基板６に対応する範囲Ｐ３のリード端子
の挟持部を切断して除去し、ストレート形のリード端子
２３を形成することによって製作される。
ド端子が挟持部を有するクリップ形のリード端子３０で
あるようなリードフレームにおいて第２図で示されるよ
うに、後述する基板６に対応する範囲Ｐ３のリード端子
の挟持部を切断して除去し、ストレート形のリード端子
２３を形成することによって製作される。
第３図はリードフレーム２１のリード端子２３が半田付
けされる基板２６の平面図である。基板２６は、たとえ
ばガラス、エポキシ樹脂またはセラミックなどの親半田
性を有していない材料から成るか、もしくは基板２６の
表面には親半田性を有さない薬剤が塗布されている。こ
のような基板２６の両側には、保持部３１が設けられる
。第４図は第３図の切断面線ＩＶ−ＩＶから見た断面図
であり、基板２６と保持部３１との境界には切欠き３２
が形成され、これによって保持部３１は基板２６から容
易に切断される。
けされる基板２６の平面図である。基板２６は、たとえ
ばガラス、エポキシ樹脂またはセラミックなどの親半田
性を有していない材料から成るか、もしくは基板２６の
表面には親半田性を有さない薬剤が塗布されている。こ
のような基板２６の両側には、保持部３１が設けられる
。第４図は第３図の切断面線ＩＶ−ＩＶから見た断面図
であり、基板２６と保持部３１との境界には切欠き３２
が形成され、これによって保持部３１は基板２６から容
易に切断される。
また基板２６の一方の面には、間隔Ｌ２て電極２７が形
成される。この間隔Ｌ２は、前述したリ一ド端子間の間
隔Ｌ１と等しく選ばれる。
成される。この間隔Ｌ２は、前述したリ一ド端子間の間
隔Ｌ１と等しく選ばれる。
第１図は本発明の一実施例のリード端子の半田付は方法
を説明するための図である。第２図示リードフレーム２
１は、２つのリード端子３０の挟持部２４において基板
２６に設けられた２つの保持部３１をそれぞれ挟持し、
これによって基板２６に固定される。このときリード端
子２３の一端は、各リード端子２３に対応する基板２６
上の電極２７にそれぞれ軽く接触している。このような
状態でリードフレーム２１および基板２６は、半田槽２
９に貯留され、溶融されている半田２８に浸される。こ
のとき仮想線Ｐ２で示される位置より第２図下方が半田
２８に浸され、電極７とリード端子２３とは確実に半田
付けされる。
を説明するための図である。第２図示リードフレーム２
１は、２つのリード端子３０の挟持部２４において基板
２６に設けられた２つの保持部３１をそれぞれ挟持し、
これによって基板２６に固定される。このときリード端
子２３の一端は、各リード端子２３に対応する基板２６
上の電極２７にそれぞれ軽く接触している。このような
状態でリードフレーム２１および基板２６は、半田槽２
９に貯留され、溶融されている半田２８に浸される。こ
のとき仮想線Ｐ２で示される位置より第２図下方が半田
２８に浸され、電極７とリード端子２３とは確実に半田
付けされる。
この後、リードフレーム２１および基板２６を半田２８
から取出す。電極２７およびリード端子２３は、親半田
性であるので、接続部に半田２８が付着され、こうして
電極２７とリード端子２３とが半田付すされる。
から取出す。電極２７およびリード端子２３は、親半田
性であるので、接続部に半田２８が付着され、こうして
電極２７とリード端子２３とが半田付すされる。
この後、基板２６に設けられた保持部３１を二ツバなど
で切断し、またクリップ形のリート端子３０も切断する
。このようにして接続部材２２を切断して取り除けば、
基板２６へのリード端子２３の半田イ」けか完了する。
で切断し、またクリップ形のリート端子３０も切断する
。このようにして接続部材２２を切断して取り除けば、
基板２６へのリード端子２３の半田イ」けか完了する。
こうしてハイブリット集積回路などの基板２６は、リー
ド端子２３を介して外部と電気的に接続されることが可
能となる。
ド端子２３を介して外部と電気的に接続されることが可
能となる。
このように本実施例において基板２６に形成される電極
２７は、基板２６の一方ｆ）表面だけに形成されるので
、本実施例による半田付は方法では、基板２６の回路と
して有効に利用することができる面積を減少しない。ま
たリード端子２３と電極２７との半田付けは、複数の接
続部において一度の工程で行うことができるのて、作業
工程が非常に簡単である。
２７は、基板２６の一方ｆ）表面だけに形成されるので
、本実施例による半田付は方法では、基板２６の回路と
して有効に利用することができる面積を減少しない。ま
たリード端子２３と電極２７との半田付けは、複数の接
続部において一度の工程で行うことができるのて、作業
工程が非常に簡単である。
本実施例において、リードフレーム２１は、全てのリー
ド端子がクリップ形すなわち挟持部２４を有しているよ
うなり−ドフレーｌ＼に対して、挟持部２４を切断して
ストレート形のリード端子２３を形成して作成された場
合について説明したけれども、他の方法によってこのよ
うなリードフレーム２１を製作することもてきる。
ド端子がクリップ形すなわち挟持部２４を有しているよ
うなり−ドフレーｌ＼に対して、挟持部２４を切断して
ストレート形のリード端子２３を形成して作成された場
合について説明したけれども、他の方法によってこのよ
うなリードフレーム２１を製作することもてきる。
発明の詳細
な説明したように本発明に従えば、たとえは基板には一
方の面にだけに電極が形成され、この電極にリードフレ
ームの挟持部を有していない端子部材が半田付けされる
。したがって電極が形成されていない面には回路などを
形成することがてき、有効に利用することがてきる。
方の面にだけに電極が形成され、この電極にリードフレ
ームの挟持部を有していない端子部材が半田付けされる
。したがって電極が形成されていない面には回路などを
形成することがてき、有効に利用することがてきる。
また本発明に従うリードフレームは挟持部を有する端子
部材が含まれており、この端子部材の挟持部で基板を挟
持して基板とリードフレームとを固定する。したがって
、たとえば固定した状態で溶融した半田に浸すことによ
って複数の接続を同時に行うことができ、作業工程が簡
単化される。
部材が含まれており、この端子部材の挟持部で基板を挟
持して基板とリードフレームとを固定する。したがって
、たとえば固定した状態で溶融した半田に浸すことによ
って複数の接続を同時に行うことができ、作業工程が簡
単化される。
第１図は本発明の一実施例のリード端子の半田付は方法
を説明するための図、第２図は本発明の一実施例のリー
ドフレーム、２１を示す図、第３図は基板２６の平面図
、第４図は第３図の切断面線ＩＶ−ＩＶから見た断面図
、第５図は先行技術のＤｉｐ法によるリード端子の半田
付けに用いられるリードフレーム１の構成を示す斜視図
、第６図は先行技術のＤｉｐ法によるリード端子の半田
付は方法を説明するための図、第７図は先行技術のりフ
ロー法によるリード端子の半田付けにおいて用いられる
リードフレーム１１の斜視図、第８図は先行技術のりフ
ロー法によるリード端子の半田付は方法を説明するため
の図である。 ２１・・・リードフレーム、２２・・・接続部材、２３
゜３０・・リード端子、２４・挟持部、２５・・・軸部
、２６・・・基板、２７・・・電極、２８・・半田、３
１・・保持部 代理人 弁理士 画数 圭一部 第 １ 図
を説明するための図、第２図は本発明の一実施例のリー
ドフレーム、２１を示す図、第３図は基板２６の平面図
、第４図は第３図の切断面線ＩＶ−ＩＶから見た断面図
、第５図は先行技術のＤｉｐ法によるリード端子の半田
付けに用いられるリードフレーム１の構成を示す斜視図
、第６図は先行技術のＤｉｐ法によるリード端子の半田
付は方法を説明するための図、第７図は先行技術のりフ
ロー法によるリード端子の半田付けにおいて用いられる
リードフレーム１１の斜視図、第８図は先行技術のりフ
ロー法によるリード端子の半田付は方法を説明するため
の図である。 ２１・・・リードフレーム、２２・・・接続部材、２３
゜３０・・リード端子、２４・挟持部、２５・・・軸部
、２６・・・基板、２７・・・電極、２８・・半田、３
１・・保持部 代理人 弁理士 画数 圭一部 第 １ 図
Claims (2)
- （１）一方端が共通に接続され、他方端に挟持部が形成
された複数の端子部材を含むリードフレームに対して、 両端に保持部を有し、リード端子の接続される基板に対
応する範囲の前記端子部材の挟持部を除去し、 残余の挟持部で前記保持部を挟持してリードフレームを
基板に固定し、半田付けを行うようにしたことを特徴と
するリード端子の半田付け方法。 - （２）軸部と、軸部の一方端に形成された挟持部とを含
む一対の第１の種類の端子部材と、 軸部のみの第２の種類の端子部材と、 前記第１の種類の端子部材の他方端および第２の種類の
端子部材の一端を共通に接続する接続部材とを含み、 一対の第１の種類の端子部材の間には少なくとも１つの
第２の種類の端子部材が配置されて成ることを特徴とす
るリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63029518A JPH01204381A (ja) | 1988-02-09 | 1988-02-09 | リード端子の半田付け方法およびリードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63029518A JPH01204381A (ja) | 1988-02-09 | 1988-02-09 | リード端子の半田付け方法およびリードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01204381A true JPH01204381A (ja) | 1989-08-16 |
Family
ID=12278323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63029518A Pending JPH01204381A (ja) | 1988-02-09 | 1988-02-09 | リード端子の半田付け方法およびリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01204381A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0432176A (ja) * | 1990-05-25 | 1992-02-04 | Matsushita Electric Ind Co Ltd | 表面独立端子付回路基板の製造方法 |
| US5713126A (en) * | 1993-12-24 | 1998-02-03 | Matsushita Electric Industrial Co., Ltd. | Method of mounting electronic connector on an end of printed circuit board |
| JP2008270006A (ja) * | 2007-04-23 | 2008-11-06 | Yazaki Corp | フラットケーブルの接続方法 |
-
1988
- 1988-02-09 JP JP63029518A patent/JPH01204381A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0432176A (ja) * | 1990-05-25 | 1992-02-04 | Matsushita Electric Ind Co Ltd | 表面独立端子付回路基板の製造方法 |
| US5713126A (en) * | 1993-12-24 | 1998-02-03 | Matsushita Electric Industrial Co., Ltd. | Method of mounting electronic connector on an end of printed circuit board |
| JP2008270006A (ja) * | 2007-04-23 | 2008-11-06 | Yazaki Corp | フラットケーブルの接続方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4864079A (en) | Electrical components and assemblies | |
| US4293890A (en) | Ceramic capacitor with end terminals | |
| JPH01204381A (ja) | リード端子の半田付け方法およびリードフレーム | |
| JP2527562Y2 (ja) | 基板接続構造 | |
| JPH01143389A (ja) | ハイブリッド集積回路装置 | |
| JPH0666544B2 (ja) | 回路基板の製造方法 | |
| JPH02148878A (ja) | スルホール端子 | |
| JPH0945964A (ja) | チップマウント用ｌｅｄ素子及びその製造方法 | |
| JPS63209152A (ja) | リ−ドフレ−ム | |
| JPH0635382Y2 (ja) | 混成集積回路のリード端子取付構造 | |
| JPS58221667A (ja) | チツプ部品の半田付方法 | |
| JPH0356032Y2 (ja) | ||
| JPH0265113A (ja) | 貫通コンデンサ組及びその製造方法 | |
| JPS59217389A (ja) | 電子部品の接続方法 | |
| JPS5879741A (ja) | 集積回路装置の接続方法 | |
| JPS61115343A (ja) | 半導体集積回路 | |
| JP3462198B2 (ja) | 抵抗器及びその製造法 | |
| JPH073646Y2 (ja) | 半導体装置の構造 | |
| JPH0273687A (ja) | 表面実装部品の実装構造 | |
| JPH04290296A (ja) | チップ部品の実装構造 | |
| JPS6273640A (ja) | ハイブリツド型集積回路 | |
| JPH04360595A (ja) | Ｉｃモジュール | |
| JPH05308114A (ja) | 面実装型混成集積回路装置の製造方法 | |
| JPH066022A (ja) | 部品実装方法 | |
| JPS63173334A (ja) | 集積回路装置の製造方法 |