JPH0787268B2 - フラットパッケージ型ｉｃの実装方法 - Google Patents
フラットパッケージ型ｉｃの実装方法Info
- Publication number
- JPH0787268B2 JPH0787268B2 JP1267790A JP26779089A JPH0787268B2 JP H0787268 B2 JPH0787268 B2 JP H0787268B2 JP 1267790 A JP1267790 A JP 1267790A JP 26779089 A JP26779089 A JP 26779089A JP H0787268 B2 JPH0787268 B2 JP H0787268B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- wiring pattern
- lead
- lead leg
- flat package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフラットパッケージ型ICの回路基板への実装方
法に関する。
法に関する。
〔従来の技術〕 近年、フラットパッケージ型ICの需要が増大している
が、この種のICはリード脚の間隔が現在のところ約0.6
〜0.8mmという極小なものであり、それに伴い回路基板
への実装作業も非常に精度を要するものである。しか
も、上記のリード脚の間隔は年々更に狭小化の傾向にあ
る。このようなICを回路基板に実装する方法としては、
従来よりICを基板に載置してリード脚と基板の配線パタ
ーンとを半田鏝を利用して半田付けすることにより固着
する方法が主に知られている。また最近になって基板の
配線パターン上に予め半田を適量付着しておいた後、IC
を載置して加熱により半田を溶かして該パターンとリー
ド脚を固着する実装方法も提案されている。
が、この種のICはリード脚の間隔が現在のところ約0.6
〜0.8mmという極小なものであり、それに伴い回路基板
への実装作業も非常に精度を要するものである。しか
も、上記のリード脚の間隔は年々更に狭小化の傾向にあ
る。このようなICを回路基板に実装する方法としては、
従来よりICを基板に載置してリード脚と基板の配線パタ
ーンとを半田鏝を利用して半田付けすることにより固着
する方法が主に知られている。また最近になって基板の
配線パターン上に予め半田を適量付着しておいた後、IC
を載置して加熱により半田を溶かして該パターンとリー
ド脚を固着する実装方法も提案されている。
しかしながら、上記従来の実装方法は前者のものでは半
田を外部から供給する工程が必要となり、また半田鏝に
よる半田付け自体も半田付着量にバラツキがあってブリ
ッジが生じ易かったり或いは接着不足が生じるという不
具合があった。一方、上記後者の方法では半田を外部か
ら供給する手間は省けるが、基板の配線パターンへの半
田付けをデップ方法等により行うため半田付着量が多目
になり、そのためリード脚を実装に先立って半田付着厚
さに相応させて曲げておく工程を要し、結果的に実装工
程が煩雑になったり、ICを基板に対して圧着すると半田
が押し出されてブリッジを誘発する等の欠点があった。
田を外部から供給する工程が必要となり、また半田鏝に
よる半田付け自体も半田付着量にバラツキがあってブリ
ッジが生じ易かったり或いは接着不足が生じるという不
具合があった。一方、上記後者の方法では半田を外部か
ら供給する手間は省けるが、基板の配線パターンへの半
田付けをデップ方法等により行うため半田付着量が多目
になり、そのためリード脚を実装に先立って半田付着厚
さに相応させて曲げておく工程を要し、結果的に実装工
程が煩雑になったり、ICを基板に対して圧着すると半田
が押し出されてブリッジを誘発する等の欠点があった。
また上記いずれの実装方法も前記の如きリード脚の間隔
が年々狭小化の傾向にある中で、ブリッジが発生し難い
方法としては未だ不充分なものであり、改良の余地を残
すものであった。
が年々狭小化の傾向にある中で、ブリッジが発生し難い
方法としては未だ不充分なものであり、改良の余地を残
すものであった。
本発明は上記従来技術の問題点に鑑みなされたもので、
リード脚の間隔が極小であってもブリッジが発生しない
簡易、迅速で確実に半田付けして実装し得るフラットパ
ッケージ型ICの実装方法を提供することを目的とする。
リード脚の間隔が極小であってもブリッジが発生しない
簡易、迅速で確実に半田付けして実装し得るフラットパ
ッケージ型ICの実装方法を提供することを目的とする。
即ち本発明のフラットパッケージ型ICの実装方法は、フ
ラットパッケージ型ICを回路基板の配線パターンに半田
付けにて実装する方法において、上記ICのリード脚の配
線パターンとの接合面に凹陥部を設け、該凹陥部内に凹
陥部の容積に略相当する量の半田を付着させた後、ICを
回路基板上にリード脚が配線パターンに対向するように
位置決めして載置し、次いで上記ICの各リード脚を同時
に加熱して凹陥部に付着した半田を溶融させて半田付け
を行うことを特徴とするものである。
ラットパッケージ型ICを回路基板の配線パターンに半田
付けにて実装する方法において、上記ICのリード脚の配
線パターンとの接合面に凹陥部を設け、該凹陥部内に凹
陥部の容積に略相当する量の半田を付着させた後、ICを
回路基板上にリード脚が配線パターンに対向するように
位置決めして載置し、次いで上記ICの各リード脚を同時
に加熱して凹陥部に付着した半田を溶融させて半田付け
を行うことを特徴とするものである。
以下、本発明の実施例を図面に基づき説明する。
まず、本発明方法では第１図（ａ）に示すようにフラッ
トパッケージ型IC1のリード脚２の回路基板３の配線パ
ターン４との接合面に凹陥部５を設け、該凹陥部５内に
凹陥部５の容積に略相当する量の半田６を付着させる。
本実施例に例示の凹陥部５は断面Ｖ字状の凹条である
が、本発明における凹陥部５は半田付けの際に内着する
半田６が不用意に外部にはみ出さず、しかも実装密着に
充分な半田を付着させ得る形状であれば特に限定され
ず、適宜設定される。例えば、凹陥部５は断面形状が半
円形、矩形等であったり、また複数の凹部から構成され
るものであってもよい。半田６の凹陥部５への付着形態
としては図示の如き断面形状が円形となる形態に限定さ
れず、例えば第３図（ａ）〜（ｃ）に示すように断面形
状が半円形、三角形、帯（矩形）状のようであってもよ
い。
トパッケージ型IC1のリード脚２の回路基板３の配線パ
ターン４との接合面に凹陥部５を設け、該凹陥部５内に
凹陥部５の容積に略相当する量の半田６を付着させる。
本実施例に例示の凹陥部５は断面Ｖ字状の凹条である
が、本発明における凹陥部５は半田付けの際に内着する
半田６が不用意に外部にはみ出さず、しかも実装密着に
充分な半田を付着させ得る形状であれば特に限定され
ず、適宜設定される。例えば、凹陥部５は断面形状が半
円形、矩形等であったり、また複数の凹部から構成され
るものであってもよい。半田６の凹陥部５への付着形態
としては図示の如き断面形状が円形となる形態に限定さ
れず、例えば第３図（ａ）〜（ｃ）に示すように断面形
状が半円形、三角形、帯（矩形）状のようであってもよ
い。
次に、第１図（ｂ）に示すように上記IC1を回路基板３
上にリード脚２が配線パターン４と対向するように載置
する。この際のICを載置する手段としては従来よりこの
種ICの実装に用いられている組立用ロボット等を適用す
ることができる。
上にリード脚２が配線パターン４と対向するように載置
する。この際のICを載置する手段としては従来よりこの
種ICの実装に用いられている組立用ロボット等を適用す
ることができる。
上記ICの載置完了後、ICの各リード脚２を同時に加熱し
て該脚２の凹陥部５内の半田６を溶融し、半田６を介し
てリード脚２を配線パターン４に密着させ、以て本発明
方法によるIC1の回路基板３への実装がなされる（第１
図（ｃ）、第２図）。
て該脚２の凹陥部５内の半田６を溶融し、半田６を介し
てリード脚２を配線パターン４に密着させ、以て本発明
方法によるIC1の回路基板３への実装がなされる（第１
図（ｃ）、第２図）。
リード脚２を加熱して半田６を溶融させる手段としては
半田鏝、ヒータブロック（ホットラムリフロ）、赤外
線、レザー等の手段を適用することができる。
半田鏝、ヒータブロック（ホットラムリフロ）、赤外
線、レザー等の手段を適用することができる。
尚、本発明においては半田６の溶融手段としてレザー等
の如き非接触方式の加熱方法が半田のはみ出しをより確
実に防ぐという点で有利である。
の如き非接触方式の加熱方法が半田のはみ出しをより確
実に防ぐという点で有利である。
本願発明の実装方法は上記した如く、フラットパッケー
ジ型ICのリード脚の配線パターンとの接合面に凹陥部を
設け、該凹陥部内に凹陥部の容積に略相当する量の半田
を付着させた後、ICを回路基板上にリード脚が配線パタ
ーンに対向するように位置決めして載置し、次いで上記
ICの各リード脚を同時に加熱して凹陥部に付着した半田
を溶融させて半田付けを行うものであり、リード脚の配
線パターンとの接合面に設けた凹陥部に付着させた該凹
陥部の容積に略相当する量、即ち凹陥部の容積に略等し
い量の半田を溶融して半田付けを行うので、リード脚
の配線パターンとの接合面側に半田を付着させたことに
よって少ない半田量で確実に接合させることができ、
半田を凹陥部に付着させたことによって半田の凹陥部か
らのはみ出しを防止できる結果、半田のリード脚からの
はみ出しをほぼ完全に防止することができ、半田の量
を凹陥部の容積に略相当する量としたことによって半田
の量が少な過ぎて接合が不充分になるのを防止すること
ができる。以上のように、半田を多量に用いず従って半
田の量が多過ぎることがなく半田のはみ出しの危険なく
リード脚を配線パターンに確実に接合することができ、
しかも半田を凹陥部内に付着させているので半田が上記
凹陥部の外部にはみ出ることがないので、隣接する配線
パターン同士のブリッジや隣り合うリード脚のブリッジ
を確実に防止することができると共に、半田の量が少な
過ぎてリード脚と配線パターンとの接合が不充分になる
のを防止して配線パターンとリード脚とを確実に接合す
ることができるという効果を有する。
ジ型ICのリード脚の配線パターンとの接合面に凹陥部を
設け、該凹陥部内に凹陥部の容積に略相当する量の半田
を付着させた後、ICを回路基板上にリード脚が配線パタ
ーンに対向するように位置決めして載置し、次いで上記
ICの各リード脚を同時に加熱して凹陥部に付着した半田
を溶融させて半田付けを行うものであり、リード脚の配
線パターンとの接合面に設けた凹陥部に付着させた該凹
陥部の容積に略相当する量、即ち凹陥部の容積に略等し
い量の半田を溶融して半田付けを行うので、リード脚
の配線パターンとの接合面側に半田を付着させたことに
よって少ない半田量で確実に接合させることができ、
半田を凹陥部に付着させたことによって半田の凹陥部か
らのはみ出しを防止できる結果、半田のリード脚からの
はみ出しをほぼ完全に防止することができ、半田の量
を凹陥部の容積に略相当する量としたことによって半田
の量が少な過ぎて接合が不充分になるのを防止すること
ができる。以上のように、半田を多量に用いず従って半
田の量が多過ぎることがなく半田のはみ出しの危険なく
リード脚を配線パターンに確実に接合することができ、
しかも半田を凹陥部内に付着させているので半田が上記
凹陥部の外部にはみ出ることがないので、隣接する配線
パターン同士のブリッジや隣り合うリード脚のブリッジ
を確実に防止することができると共に、半田の量が少な
過ぎてリード脚と配線パターンとの接合が不充分になる
のを防止して配線パターンとリード脚とを確実に接合す
ることができるという効果を有する。
そして半田は配線パターンとの接合面に設けられた凹陥
部内に付着されており且つ凹陥部の容積に略相当する量
が付着されているので配線パターンとリード脚の接合に
必要な最低限の量で済むため半田使用量に無駄がない。
部内に付着されており且つ凹陥部の容積に略相当する量
が付着されているので配線パターンとリード脚の接合に
必要な最低限の量で済むため半田使用量に無駄がない。
また本願発明の実装方法によれば、ICの各リード脚を同
時に加熱して半田を溶融して半田付けを行うのでリード
脚ごとに被る熱履歴は同じであり、ある部位の配線パ
ターンとリード脚の接合部において一旦溶融固化した半
田を、別の部位の配線パターンとリード脚との接合時に
おける半田溶融の際の熱により再び溶融させてしまい、
それにより半田の熱履歴を異ならしめて半田の電気的特
性や機械的特性を接合部毎に異ならしめるというような
ことを防止して半田の特性を低下させない半田付けを行
うことができ、またある端子において一旦固化した半
田を別の端子を半田付けする際の熱により再び溶融せし
めることによって溶融した際に配線パターンとリード脚
との接合が離れるという不具合を生ぜしめることを防止
できたり、上記の如く配線パターンとリード脚との
接合が離れた際にICの位置がズレてそのため半田によっ
てブリッジを起こしてしまうというようなことも防止で
きて確実に配線パターンとそれに対向する位置のリード
脚とを接合することができ、前記、リード脚の配線パタ
ーンとの接合面に設けた凹陥部内に該凹陥部の容積に略
相当する量の半田を付着させたことと相俟って、併合的
な効果を奏し、配線パターンとの接合においてより確実
にしかも半田によるブリッジをほぼ完全に防止して行な
うことができるという効果を奏する。
時に加熱して半田を溶融して半田付けを行うのでリード
脚ごとに被る熱履歴は同じであり、ある部位の配線パ
ターンとリード脚の接合部において一旦溶融固化した半
田を、別の部位の配線パターンとリード脚との接合時に
おける半田溶融の際の熱により再び溶融させてしまい、
それにより半田の熱履歴を異ならしめて半田の電気的特
性や機械的特性を接合部毎に異ならしめるというような
ことを防止して半田の特性を低下させない半田付けを行
うことができ、またある端子において一旦固化した半
田を別の端子を半田付けする際の熱により再び溶融せし
めることによって溶融した際に配線パターンとリード脚
との接合が離れるという不具合を生ぜしめることを防止
できたり、上記の如く配線パターンとリード脚との
接合が離れた際にICの位置がズレてそのため半田によっ
てブリッジを起こしてしまうというようなことも防止で
きて確実に配線パターンとそれに対向する位置のリード
脚とを接合することができ、前記、リード脚の配線パタ
ーンとの接合面に設けた凹陥部内に該凹陥部の容積に略
相当する量の半田を付着させたことと相俟って、併合的
な効果を奏し、配線パターンとの接合においてより確実
にしかも半田によるブリッジをほぼ完全に防止して行な
うことができるという効果を奏する。
またICの各リード脚を同時に加熱して半田を溶融して半
田付けを行うので、各リード脚毎に加熱して半田付けを
行なう場合と比較してICが被る総熱量としては少なくて
済むため、IC自体が熱で損傷するのを防止できるという
効果を奏する。
田付けを行うので、各リード脚毎に加熱して半田付けを
行なう場合と比較してICが被る総熱量としては少なくて
済むため、IC自体が熱で損傷するのを防止できるという
効果を奏する。
図面は本発明の一実施例を示すもので、第１図は本発明
実装方法の各工程を示す一部断面側面図、第２図は本発
明方法によるフラットパッケージ型ICを回路基板に実装
させた状態を示す斜視図、第３図は凹陥部への半田付着
形態の他の例を示す断面略図である。 １…フラットパッケージ型IC ２…リード脚、３…回路基板 ４…配線パターン、５…凹陥部 ６…半田
実装方法の各工程を示す一部断面側面図、第２図は本発
明方法によるフラットパッケージ型ICを回路基板に実装
させた状態を示す斜視図、第３図は凹陥部への半田付着
形態の他の例を示す断面略図である。 １…フラットパッケージ型IC ２…リード脚、３…回路基板 ４…配線パターン、５…凹陥部 ６…半田
Claims (1)
- 【請求項１】フラットパッケージ型ICを回路基板の配線
パターンに半田付けにて実装する方法において、上記IC
のリード脚の配線パターンとの接合面に凹陥部を設け、
該凹陥部内に凹陥部の容積に略相当する量の半田を付着
させた後、ICを回路基板上にリード脚が配線パターンに
対向するように位置決めして載置し、次いで上記ICの各
リード脚を同時に加熱して凹陥部に付着した半田を溶融
させて半田付けを行うことを特徴とするフラットパッケ
ージ型ICの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1267790A JPH0787268B2 (ja) | 1989-10-13 | 1989-10-13 | フラットパッケージ型ｉｃの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1267790A JPH0787268B2 (ja) | 1989-10-13 | 1989-10-13 | フラットパッケージ型ｉｃの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03127895A JPH03127895A (ja) | 1991-05-30 |
| JPH0787268B2 true JPH0787268B2 (ja) | 1995-09-20 |
Family
ID=17449631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1267790A Expired - Lifetime JPH0787268B2 (ja) | 1989-10-13 | 1989-10-13 | フラットパッケージ型ｉｃの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787268B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06270452A (ja) * | 1993-03-19 | 1994-09-27 | Sharp Corp | シリアルプリンタ |
| KR101250241B1 (ko) * | 2006-08-22 | 2013-04-04 | 엘지전자 주식회사 | 인쇄회로기판 및 그 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62114402U (ja) * | 1986-01-08 | 1987-07-21 | ||
| JPS63193802U (ja) * | 1987-06-01 | 1988-12-14 | ||
| JPH01139418U (ja) * | 1988-03-17 | 1989-09-22 |
-
1989
- 1989-10-13 JP JP1267790A patent/JPH0787268B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03127895A (ja) | 1991-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910007103B1 (ko) | 도선형성 및 도선 없는 부품에 도선을 접착시키는 방법 | |
| CA2154409A1 (en) | Connecting Member and a Connecting Method Using the Same | |
| JPH03166739A (ja) | 半田付け方法 | |
| EP0845807B1 (en) | Method and tool for making an electronic circuit having uniform solder residues after solder paste transfer | |
| JPH0469836B2 (ja) | ||
| JPH08293670A (ja) | はんだ付け方法 | |
| JPH0787268B2 (ja) | フラットパッケージ型ｉｃの実装方法 | |
| JP2523512Y2 (ja) | フラットパッケ−ジ型ｉｃ | |
| JPH08250848A (ja) | チップの半田付け方法 | |
| JPH10289780A (ja) | 連鎖形ヒーターユニット及びその製造方法 | |
| JPH02276125A (ja) | ヒューズ回路形成方法 | |
| JP2595881B2 (ja) | 表面実装型集積回路パッケージのリード端子の固着方法 | |
| KR100250140B1 (ko) | 반도체 부품의 제조방법 | |
| JPS63132464A (ja) | 集積回路のリ−ド | |
| JP2625973B2 (ja) | 半田供給方法 | |
| JPS63187638A (ja) | 半導体チツプ接続方法 | |
| JPH0432785Y2 (ja) | ||
| JPH01187787A (ja) | 混成集積回路の半田付方法 | |
| JPH0465158A (ja) | 半導体装置の製造方法 | |
| JPS6362333A (ja) | フリツプチツプの半田接続方法 | |
| JPH09162526A (ja) | プリント基板と、そのプリント基板における電子部品実装方法 | |
| JPH03233951A (ja) | 半導体素子の電極接続方法 | |
| JPH11261211A (ja) | 半田付け方法 | |
| JPH04364745A (ja) | Ｔａｂ化された半導体部品の実装方法 | |
| KR19980048356A (ko) | 반도체 부품 및 그 제조방법 |