JPS5823753B2 - カイロバンザイリヨウ - Google Patents

カイロバンザイリヨウ

Info

Publication number
JPS5823753B2
JPS5823753B2 JP50053464A JP5346475A JPS5823753B2 JP S5823753 B2 JPS5823753 B2 JP S5823753B2 JP 50053464 A JP50053464 A JP 50053464A JP 5346475 A JP5346475 A JP 5346475A JP S5823753 B2 JPS5823753 B2 JP S5823753B2
Authority
JP
Japan
Prior art keywords
pattern
layer
material layer
circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50053464A
Other languages
English (en)
Other versions
JPS51129677A (en
Inventor
角橋武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Electric Industrial Co Ltd filed Critical Nitto Electric Industrial Co Ltd
Priority to JP50053464A priority Critical patent/JPS5823753B2/ja
Publication of JPS51129677A publication Critical patent/JPS51129677A/ja
Publication of JPS5823753B2 publication Critical patent/JPS5823753B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

【発明の詳細な説明】 本発明は電気抵抗材料層のパターンを内蔵した回路板材
料に関するものである。
抵抗プリント回路を形成するための基板として、絶縁支
持体、該支持体に接合された電気抵抗材料層、および該
電気抵抗材料層に接合された高導電材料とからなる積層
板が提案されている。
この積層板から抵抗回路を形成する方法は概略、次の通
りである。
すなわち、積層板の高導電材料面がフォトレジストで被
覆され、該被覆層が抵抗および導体回路の組合せパター
ンのネガ像を有する写真ネガを介して露光され、露光さ
れたフォトレジスト部分が現像され、上記パターン以外
の部分の高導電材料層が露出され、この露出された高導
電材料層部分とその直下の電気抵抗材料層部分が腐食、
除去される。
次いで、上記抵抗回路および導体回路の組合せパターン
上の残存フォトレジストが洗浄、除去され、積層板は新
たにフォトレジストで被覆される。
このフオトレジスと被覆層は、導体回路のパターンのネ
ガ像を有する写真ネガを介して露光され、そして現像さ
れ、導体回路パターン以外のフォトレジスト部分が除去
され、該レジスト部分の下の高導電材料層部分、すなわ
ち導体回路の非構成部分に該当する高導電材料層部分が
露出される。
而るのちに、この高導電層材料部分が腐食、除去され、
その下の電気抵抗材料層部分が露出され、そして残存レ
ジスト(導体回路パターンのレジスト部分)が剥離され
て、導体回路の構成部分である高導電材料層部分が露出
される。
上記において、高精度の抵抗値を得るためには、各パタ
ーンの形状を厳密に再現する必要があるが、上記の従来
方法では、導体パターンのネガ像を介して二度目の露光
とする際、パネル表面は、すごい抵抗及び導体パターン
以外の導電層及びその下の抵抗層が腐食、除去されて、
段差のある面にされているので、写真ネガの密着性が悪
(、/’L/ −ジョンが生じ、パターンの厳密なる再
現が困難である。
また、上記の積層プリント基板において、絶縁支持体の
厚さは、支持体としての強度を付与するために、回路の
絶縁に必要な厚さよりも著しく厚(されている。
従って、抵抗回路からのジュール発生熱は、支持体の熱
伝導体が小さく、しかも、その厚さが犬であるために放
熱されにくく、抵抗回路並びにその直下の絶縁支持体部
分の温度上昇が著しく促進される。
このため、比較的小さな通電々流のもとでも、抵抗回路
湯度が許容温度に達する結果、電力容量を大きくとれな
いといった問題もある。
ところで、本願出願人は、高導電材料層の片面に電気抵
抗材料層のパターンと所定の位置にフォトマスク固定用
のガイドビン孔を形成させ、さらに電気抵抗材料層のパ
ターン側に直接絶縁支持体層を設けてなる回路板材料を
先に提案した(特願昭50−7306号)。
この回路板材料においては、回路導体になる高導電材料
層部分が絶縁支持体に直接、接合されているので、この
高導電材料層部分が抵抗層を介して絶縁支持体に接合さ
れる従来例とは異なり、抵抗層と絶縁支持体との結合性
に左右されることなしに、上部の高導電材料層部分、す
なわち、導線が接続されて機械的外力を受けるターミナ
ル構成部分を絶縁支持体に強固に結着し得る。
そして、高導電材料層片面への抵抗パターンの形成、並
びに回路板材料における高導電材料層表面への導体パタ
ーンの形成は、何れも段差のない面への写真ネガの密接
により行われ、前述したハレーションによるパターンの
再現不良もない。
この回路板材料においては、電気抵抗材料層のパターン
側に絶縁支持体層を設けた瞬間、内蔵された上記パター
ンの位置を回路板材料の外部から確認することが不可能
になるが、内蔵された抵抗パターンの位置を回路板材料
の外部から確認できるようにガイドビン孔が設けである
から、抵抗パターンが上記のように外部から観ることが
できないにも力へわらず、この抵抗パターンに対する所
定の上記導体パターンを容易に形成できる。
本発明に係る回路板材料は、本出願人が先に提案した回
路板材料につき、その電力容量の増大を図るべく更に改
良したものであり、高導電材料層の片面に電気抵抗材料
層のパターンと所定の位置にフォトマスク固定用のガイ
ドビン孔を形成させ、さらに電気抵抗材料層のパターン
側に電気絶縁層を介して金属製支持体層を設けたことを
特徴とするものである。
本発明において、金属製支持体の絶縁層は回路の絶縁の
みを目的とするものであり、その厚さは、回路の使用電
圧により異るが、最大1m77!である。
この絶縁層の厚さは、回路の支持体として使用される既
述の絶縁支持体の厚さに較べて著しく薄(、抵抗回路の
ジュール発生熱に対する放熱性は、絶縁層が極めて薄い
こと、並びに絶縁層を支持する金属製支持体の熱伝導性
が極めて高いことから、著しく向上される。
従って、電力容量は著しく増大される。
本発明において、金属製支持体としては、鉄、アルミニ
ウム、銅、ニッケル、錫、亜鉛、チタン或いは、ステン
レス、真ちゅう、白銅等の合金の他、これら金属のブラ
ッド板が使用され、必要に応じメッキ、酸化処理を施す
こともできる。
絶縁材料としては、エポキシ、ポリウレタン、ポリエス
テル、ポリエステルイミド、ポリイミド、ポリアミドイ
ミド、ポリベンズイミダゾール、シリコーン、ポリスル
フォン、ポリフェニルオキシド、弗素、アクリル、メラ
ミン、ユリア、フェノール、アルキド、ビニル系の樹脂
やその変性品、これらを主成分とする塗料が使用される
その他、前記樹脂類、塗料を含浸した紙、ガラス繊維、
石綿、不織布等の使用も可能である。
高導電材料としては、銅箔、アルミ箔、錫メツキ銅箔、
亜鉛箔及び銀箔等が用いられ、電気抵抗材料としては、
ニッケル、ニッケルーリン、ニラ’)−A’−鉄、ニッ
ケルークロム、ニッケルークロム−リン、ニッケルーク
ロム鉄、ニッケルーマンガン、ニッケルーリリウム、銅
−ニッケル、銅−マンガン、鉄−クロム−アルミニウム
、クロム−窒素、タンタル、タンタル−窒素、錫−酸素
、パラジウム−銀、パラジウム−金、サーメット等の金
属、合金、化合物、混合物等が用いられる。
そして高導電材料の片面に所望パターンの抵抗材料層を
プリントする方法には、蒸着法、スパッタリング法、抵
抗ペースト法、電解メッキ法、無電解メッキ法が用いら
れる 積層方法については、上記した金属製支持体の片面を上
記した絶縁材料により予め被覆し、上記の電気抵抗材料
をプリントした高導電材料のプリント面を、上記金属製
支持体の絶縁被覆面に接着剤により接合する方法、或い
は電気抵抗材料をプリントした高導電材料のプリント面
に、上記した絶縁材料を主成分とする接着剤、或いは含
浸シートを介して、金属製支持体を直接、接合する方法
等が用いられる。
以下、本発明の実施例を図面を参照しつつ説明する。
銅箔を特定寸法に切断後、これを洗浄液(シソプレイ社
製、ニュートラ・クリーン68の濃縮液1容量を水1容
量で稀釈した液、混炭40℃)に3分間浸種し、水洗の
うえ、更に10%硫酸水に3分間浸漬し、水洗のうえ乾
燥する。
この銅箔を液状フォトレジスト(シップレイ社製、AZ
−111フオトレジスト)に浸したのち、30Crn、
7分の速度で引き上げ、10分間室湯温風乾後、60℃
の恒温乾燥器で10分間、乾燥する。
第1図において、4は銅箔、1,1はフォトレジスト材
の被覆層をそれぞれ示している。
次に希望する抵抗回路パターンのネガ像を有する写真ネ
ガを介して、第1図のパネルの片面を露光し、専用液に
より現像し、第2図a並びに第2図すに示すように、抵
抗回路のパターン2で銅箔を露出させる。
そして所定の位置に約llnmψのガイドピン用小孔3
,3を穿設する。
なお、上記ネガ像は希望する回路の電気抵抗材料層のパ
ターンと鏡像の関係にされている。
次に、第2図における銅箔の露出面を洗浄し、脱イオン
水にてゆすいだうえで、下記の構成の電解槽により電気
ニッケルメッキを施す。
電解液配合 N15O,・7H20208ft/e。
NiCO3・2Ni(OH)2・4H20401/eH
3P0310 Ve H3P0. 60 Ve電解条
件 湿度 40℃ pH2,6 電流密度 7.5血V洞メッキ時間
2分40秒で第3図a並びに第3図すに示すように、露
出銅箔面上にシート抵抗値約30/口のメッキニッケル
のパターン5が形成さ1れる。
銅箔をメッキ槽より取り出し、アセトンにより箔両面の
レジストを除去して、最終的に得られる回路の抵抗体と
鏡像関係にある場所に、同じ関係の形状の電気抵抗材料
層のパターンの付イタ銅箔。
を得る。
この箔を空気中で300℃、14〜30時間加熱すると
、シート抵抗値は、約40〜45Ω/口に増加する。
この加熱後、銅箔のニッケルメッキ面、及び片面に厚さ
約50μのエポキシ樹脂の皮膜を予め被覆した厚さ2關
のアルミニウム板(金属製支持体)の片面に、それぞれ
下記配合のエポキシ樹脂を塗布し、これらを重ね合せ、
フラットラミネーションプレスにより、温度160℃、
圧力35kg/crA1で1時間、更に、温度180℃
、圧力35kg/crAで1時間プレスする。
この際、銅箔の前記ガイドピンの孔位置に一致して、必
要に応じ絶縁層、支持体にも孔が穿設される。
エポキシ樹脂配合 エピコー)828(ビスフェノール型エポキシ樹脂
100部 ヘキサハイドロ無水フタル酸 75部ジメチルベン
ジルアミン 1部第4図a並びに第4図すは
ラミネーションプレスによる加圧、硬化後の回路板材料
を示し、6は絶縁層としてのエポキシ樹脂層を、7は金
属製支持板としてのアルミニウム板をそれぞれ示してい
る。
上記のようにして得られた本発明の回路板材料は次のよ
うにしてプリント回路板に形成される。
まず回路板材料の銅箔表面に前記した要領でフォトレジ
ストを被覆する。
次いで、導体回路のパターンのフォトマスク用写真ネガ
を回路板材料に、ガイドピン孔を用いて定位置に重ね、
そして露光し、前記した要領で現象し、第5図a並びに
第5図すに示すように、導体回路のパターン以外の部分
に銅箔4を露出させ、この露出銅箔を下記の腐食液によ
りエツチング・除去する。
腐食液配合 Or 03 300 ft 濃硫酸 35mg 水 le このエツチングにより、第6図a並びに第6図すに示す
ように、絶縁層6の面と電気抵抗材層のパターン50面
が露出される。
エツチング後は水洗の5え、第6図a並びに第6図すに
おけるレジスト1,1を、アセトンにより除去し、そし
て乾燥のうえ、第1図a並びに第1図すに示すように抵
抗体の表面なエポキシ樹脂等の絶縁皮膜8によりオーバ
コートする。
【図面の簡単な説明】
第1図、第2図a並びに第2図b、第3図a並びに第3
図b、第4図a並びに第4図すは本発明の回路板材料を
製造するための工程順序を示す説明図、第5図a並びに
第5図b、第6図a並びに第6図b、第1図a並びに第
1図すは本発明回路板材料に抵抗回路を形成するための
工程順序を示す説明図である。 図において、4は高導電材料、5は電気抵抗材料層、6
は電気絶縁層、Tは金属製支持体である。

Claims (1)

    【特許請求の範囲】
  1. 1 高導電材料層の片面に電気抵抗材料層のパターンと
    所定の位置にフォトマスク固定用のガイトビ/孔を形成
    させ、さらに電気抵抗材料層のパターン側に電気絶縁層
    を介して金属製支持体層を設けてなる回路板材料。
JP50053464A 1975-05-01 1975-05-01 カイロバンザイリヨウ Expired JPS5823753B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50053464A JPS5823753B2 (ja) 1975-05-01 1975-05-01 カイロバンザイリヨウ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50053464A JPS5823753B2 (ja) 1975-05-01 1975-05-01 カイロバンザイリヨウ

Publications (2)

Publication Number Publication Date
JPS51129677A JPS51129677A (en) 1976-11-11
JPS5823753B2 true JPS5823753B2 (ja) 1983-05-17

Family

ID=12943572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50053464A Expired JPS5823753B2 (ja) 1975-05-01 1975-05-01 カイロバンザイリヨウ

Country Status (1)

Country Link
JP (1) JPS5823753B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112639U (ja) * 1986-01-08 1987-07-17

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5810843B2 (ja) * 1980-04-22 1983-02-28 松下電器産業株式会社 チップ抵抗器の製造法
US5379016A (en) * 1993-06-03 1995-01-03 E. I. Du Pont De Nemours And Company Chip resistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS475698U (ja) * 1971-02-10 1972-09-19
JPS4842362A (ja) * 1971-10-01 1973-06-20
JPS49103168A (ja) * 1973-02-06 1974-09-30

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS475698U (ja) * 1971-02-10 1972-09-19
JPS4842362A (ja) * 1971-10-01 1973-06-20
JPS49103168A (ja) * 1973-02-06 1974-09-30

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62112639U (ja) * 1986-01-08 1987-07-17

Also Published As

Publication number Publication date
JPS51129677A (en) 1976-11-11

Similar Documents

Publication Publication Date Title
EP0152634B1 (en) Method for manufacture of printed wiring board
US20040075528A1 (en) Printed circuit heaters with ultrathin low resistivity materials
JPS5823753B2 (ja) カイロバンザイリヨウ
JP3217381B2 (ja) 多層配線基板の製造方法
JP3022969B2 (ja) 抵抗金属層及びその製法
JP3167840B2 (ja) 印刷配線板および印刷配線板の製造方法
JP2542794B2 (ja) 配線板の製造方法
JPH0774466A (ja) 印刷配線板の製造方法
JPH06151913A (ja) 電極形成法
JPH08288603A (ja) プリント配線板とその製造方法および転写用原版
JP2811995B2 (ja) スルーホールプリント配線基板の製造方法
JPH0573359B2 (ja)
JPS62123935A (ja) プリントコイルの製造方法
JP2000294933A (ja) 多層回路基板及びその製造方法
JPH0918119A (ja) 配線パターン層およびその製造方法
GB2164294A (en) Electrical distribution boards
JPH0648755B2 (ja) 多層プリント基板の製造法
JP4153602B2 (ja) 回路基板の製造方法、回路基板及び磁気ヘッドサスペンション
JPS606555B2 (ja) 混成集積回路の抵抗体構造
JP3265366B2 (ja) 多層プリント配線板およびその製造方法
JPS6149836B2 (ja)
JP3588931B2 (ja) 両面導体層付きフィルムキャリア及びその形成方法
JPS62291089A (ja) 回路基板の製造方法
JPS60186004A (ja) プリントコイル及びその製造方法
JPS636160B2 (ja)