JPS5821346A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5821346A
JPS5821346A JP56118457A JP11845781A JPS5821346A JP S5821346 A JPS5821346 A JP S5821346A JP 56118457 A JP56118457 A JP 56118457A JP 11845781 A JP11845781 A JP 11845781A JP S5821346 A JPS5821346 A JP S5821346A
Authority
JP
Japan
Prior art keywords
buffer plate
thermal buffer
pellet
flatness
thermal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56118457A
Other languages
English (en)
Inventor
Takashi Kubota
隆 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56118457A priority Critical patent/JPS5821346A/ja
Publication of JPS5821346A publication Critical patent/JPS5821346A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、主として電力用の半導体装置に関し、さらに
詳しくは、熱応力緩和の機能を有して半導体ペレットを
支持する熱緩衝板について改良した半導体装置に関する
電力用半導体装置の多くは、第1図に示すように、シリ
コン半導体ペレット1の一方の面において、A1等の電
極2とオーミックコンタクトが形成され、他方の面にお
いては、電極を兼ねるるう材層6により熱緩衝板4がろ
う付けされている。
なお、ペレット1の他の露出面は、シリコーン樹脂等の
表面保護剤5によって被覆されている。
熱緩衝板4は、熱膨張係数の異なる半導体ペレット1と
パッケージ銅電極(図示されない)との間の熱応力を緩
和するため−に、半導体ペレットとパッケージ銅電極と
の間に介在して半導体ペレットを溶着する支持体である
。そして半導体ペレットがシリコンペレットである場合
には、シリコンと熱膨張係数の近いモリブデンやタング
ステンの板が使用されている。
従来、この熱緩衝板4は、欠陥のない溶着が可能となる
ように、製作の最終工程でラッピング仕上加工をしてい
る。ところがラッピング仕上によって表面あらさは精密
となるが平面度はある一定値にしかならず、シリコンペ
レット1にろう付けをしたときは、第2図に示すように
ろう材層6に空洞21が生じたり、第3図に示すように
ろう材層6の厚みにバラツキを生じてろう付は時熱歪に
よってシリコンペレット1にクラック31が生じたり呟
るという問題が起る。この問題は半導体ペレットが大口
径化すればする程顕著に現われ、上記のベベル歩留が7
0チ以下となることもあった。
本発明者は、この問題につき鋭意検討した結果、第4図
に示す、ように、熱緩衝板の平面度によってベベル歩留
が左右されること、その平面度の許容範囲は0〜9μm
であって、この範囲は半導体ペレットの種類、厚み、ろ
う材の種類によって殆んど変らないという知見を得、最
も経済的な仕上加工方法を検討して本発明をなすに至っ
た。
即ち、本発明は、半導体ペレットと、上記ペレットの熱
応力を緩和する熱緩衝板と、上記ペレットと熱緩衝板と
を溶着するろう材層とからなる半導体装置において、溶
着面を平面度9μm・表面あ堤 らさ6.3Sの研削又は節制仕上面とし、かつ端縁部を
0.2〜1朋面取りした熱緩衝板を用いてなる半導体装
置である。
以下に本発明の詳細を図面に示す実施例に従って説明す
る。第5図は熱緩衝板の加工形状を示す側面図、第6図
は熱緩衝板と半導体ペレットとのろう付は組立体の断面
図である。
本発明の熱緩衝板4を用いてなる半導体装置は、主とし
て電力用半導体装置であって、サイリスタ、ダイオード
、トランジスタ、ゲートターンオフサイリスタ等を例示
することができる。
熱緩衝板4は、熱膨張係数が半導体ペレット1と近い金
属板であって、半導体ペレットに直接半田や銀ろうによ
ってろう付けをし半導体ペレットの熱応力を緩和するも
ので、半導体ペレットがシリコンペレットの場合には、
モリブデンいタングステン板が使用できる。通常、ろう
材層3は半導体ペレット1と熱緩衝板4とを溶着すると
同時に、−半導体ペレット1の電極を兼ねる。
本発明の熱緩衝板4は、溶着面51の平面度が9μm以
下となるように精密仕上加工をしなければならない。平
面度を9μm以下とすることによってベベル歩留を略9
0%以上にすることができ、また好ましくは平面度を6
μm以下とすることによってベベル歩留りを略100チ
とすることができる(第4図参照)。
平面度を9μm以下に仕上加工すれば、第2図に示され
る空洞21の発生が防止できることは容易に理解できる
はずであるが、第6図に示されるクラック61もまた、
半導体ペレットの種類、寸法、厚みさらに半田や銀ろう
などろう材の種類、ろう材層の厚みにかかわらず防止す
ることが°できる。従って溶着面の平面度を9声以下に
仕上加工することによってベベル歩留りを略90チ以上
にすることができる。
平面度は、熱緩衝板の溶着面の反対面を定盤に吸引密着
させ測微器を用い溶着面の平面度を測定したものである
熱緩衝板の溶着面51は、平面度の所要範囲に加えて表
面あらさも6.3Sの仕上面としなければならガい。表
面あらさを6.38の所要範囲内とすることは、半導体
ペレットと熱緩衝板との間に空隙をなくすためである。
そうすればラッピング仕上加工の場合と異なり、バラン
スよく上記精密度を確保することができる。
またラッピング仕上が、不可欠とされていた熱緩衝板の
加工の製造工程を短縮して、低価格化する緩衝板の端縁
部52を0.2〜1 zm面取りすることによって、加
工時の熱緩衝板の破壊を防止することができ、またパリ
突起に起因するろう材層の空洞の発生を防止することが
できる。
本発明の熱緩衝板4は、第6図のように、半田又は銀ろ
うなどのろう材層6によって半導体ペレット1と溶着さ
れるが、熱緩衝板の溶着面が上記のように平面度9μm
@表面あらさ6.3 Sの仕上面とされ、さらに端縁部
が帆2〜l 88面取りされているため、第2図及び第
6図の従来例のように、平面度が9μmを超えた場合の
空洞21やクラック61が発生せず、ベベル歩留りを略
90チ以上にすることができる。
【図面の簡単な説明】
第1図は本発明に係る半導体装置の組立を示す断面図、
第2図は従来例に発生する空洞を示す断面図、第6図は
従来例に発生するクラックを示す断面図、第4図は熱緩
衝板とベベル歩留との関係を示すグラフ、第5図は本発
明の熱緩衝板の加工形状を示す側面図、第6図は本発明
の半導体装置の組立断面図である。 1・・・半導体ペレット、6・・・ろう材層、4・・・
熱緩衝板、51・・・溶着部、52・・・端縁部。 特許出願人 東京芝浦電気株式会社 代理人   弁理士 諸田英二 第1図 1112図       第5図 第3図        第6図

Claims (1)

    【特許請求の範囲】
  1. 1 半導体ペレットと、上記ペレットの熱応力を緩和す
    る熱緩衝板と、上記ペレットと熱緩衝板とを溶着するろ
    う材層とからなる半導体端縁部を0.2〜l 81面取
    りした熱緩衝板を用いてなる半導体装置。
JP56118457A 1981-07-30 1981-07-30 半導体装置 Pending JPS5821346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56118457A JPS5821346A (ja) 1981-07-30 1981-07-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56118457A JPS5821346A (ja) 1981-07-30 1981-07-30 半導体装置

Publications (1)

Publication Number Publication Date
JPS5821346A true JPS5821346A (ja) 1983-02-08

Family

ID=14737116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56118457A Pending JPS5821346A (ja) 1981-07-30 1981-07-30 半導体装置

Country Status (1)

Country Link
JP (1) JPS5821346A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60225436A (ja) * 1984-04-23 1985-11-09 Toshiba Corp 半導体基板用モリブデンデイスク

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60225436A (ja) * 1984-04-23 1985-11-09 Toshiba Corp 半導体基板用モリブデンデイスク

Similar Documents

Publication Publication Date Title
JPH0263300B2 (ja)
US3588632A (en) Structurally reinforced semiconductor device
JPS5821346A (ja) 半導体装置
JPS634940B2 (ja)
JPS61172362A (ja) ボンデイング電極構造
JPH0252425B2 (ja)
JPS635537A (ja) 半導体装置
JPH0529506A (ja) 半導体装置
JPH08148512A (ja) 半導体装置の製造方法
JP3056159B2 (ja) 半導体パッケージの気密封止方法及びそれを適用した抵抗溶接装置
JPH07211833A (ja) 樹脂モールド型半導体装置
JP3281318B2 (ja) 圧接型半導体装置およびその製造方法
JPS60180127A (ja) 樹脂封止型半導体装置の製造方法
JPS61189668A (ja) 半導体装置
JPS62115796A (ja) 光半導体用ヒ−トシンクの電極構造
JP2000049198A (ja) 圧接型半導体装置およびその製造方法
JP2964403B1 (ja) リードフレームに半導体チップをマウントしたパッケージの製造方法
JPS60214546A (ja) 半導体装置
JPS5834931A (ja) 半導体装置
JPH0428244A (ja) 半導体装置
JPS59201425A (ja) ウエハ−の裏面加工方法
JPH0685443B2 (ja) 静電接合方法及び装置
JPH0639582A (ja) 精密複合ろう材
JPS5816615B2 (ja) 半導体装置の製造方法
JPH0287627A (ja) 半導体ウェハ