JPS58207660A - リ−ドフレ−ム - Google Patents

リ−ドフレ−ム

Info

Publication number
JPS58207660A
JPS58207660A JP9068082A JP9068082A JPS58207660A JP S58207660 A JPS58207660 A JP S58207660A JP 9068082 A JP9068082 A JP 9068082A JP 9068082 A JP9068082 A JP 9068082A JP S58207660 A JPS58207660 A JP S58207660A
Authority
JP
Japan
Prior art keywords
resin
frame
entrance
lead frame
square hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9068082A
Other languages
English (en)
Inventor
Tsuyoshi Aoki
強 青木
Michio Ono
小野　道夫
Osamu Inoue
修 井上
Akihiro Kubota
昭弘 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9068082A priority Critical patent/JPS58207660A/ja
Publication of JPS58207660A publication Critical patent/JPS58207660A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　　発明の技術分野 本発明は樹脂封止パッケージに使用される多連リードフ
レームの改良に関する。
（ｂ）　　技術の背景 樹脂封止パッケージはエツチング又はプレス成形ぜれた
多連のリードフレームに半導体素子をマウントし、ワイ
ヤポ７デングの後エポキシ系又はシリコ／系樹脂で多数
個一度にモールドすることで形成される。
モールドされた半導体素子は次工程でケートカットによ
υフレームから切シ離され個々の独立した半導体装置と
なる。
（ｅ）　　従来技術と問題点 第１図は従来のモールド成形された樹脂封止パンケージ
の平面図である。第２図は第１図のＡ−Ａ′断面図を示
す。図中１はリードフレーム、２は半導体パッケージ　
３はリード、４はフレーム部、５はランナー残、６はガ
イド穴をそれぞれ示す。
かかる樹脂封脂封止パッケージはモールド金型の丁型に
リードフレーム１を装着し、上型を合せ、加熱融解した
樹脂を半導体パッケージ２が形成されるキャビティ部へ
注入口よシ注入して多数個−礼に形成される。
一定時間のキーアリフグ後次工程に搬送されるがモール
ド樹脂の余剰カス例えばプランジャ一部のカル、注入径
路をなすランナーは除去されるが、樹脂の注入口（′ゲ
ート）に対向しているフレーム部４には図のようなラン
ナー残５がパリとして残る。金型は樹脂の流れを平均化
し、形成寸法の精度を向上させパリの少ない所謂型ばな
れをよくするため工夫されるが小型化された半導体パッ
クージ２であるため完全に除去し得ない１、仄工程にお
いて独立した半導体装置とするためゲート切断す・るが
切断用刃型がランナー残５を同時にカットすることにな
る。モールド樹Ｊ指は一般のリードフレーム素材より硬
質であり、刃型Ｑ摩耗を早め型寿命か短い。
このｙ’＝め型保守ザイクルが短く稼動率を低下させて
いる。
一ジの樹脂成形に際し、ランナー残の発生を防止するに
Ｍ効７ｘ　ｌ）−ドフレーム構造の提供にある。
（ｅ）発明の構成 上記目的を達成するために本発明は樹脂封止型半導体装
置用のリードフレームであって、樹脂圭Ｊ止の際に、七
−ルド壓の樹脂注入口に力Ｊ向する部分に孔又は切欠さ
を有することによって達せられる０ （ｆ）　　発Ｉ刃の実施例 以下本発明について図面により詳述する。
第３図は本発明の一実施例であるリードフレムを示す平
面図である。
リードフレーム１１のフレーム部１２に図のような角孔
１３又は欠切１４を設ける。形成位置は半導パッケージ
を形成するだめの樹脂注入口近傍に設ける。ランナー残
（第２図５参照）即ちバリ何着の原因は主としてモール
ド樹脂がパッケージをなす金型の空洞部に注入される際
、樹脂が注入口に接するリードフレーム１１の端面に付
着し、固着するためである。
このためフレーム接触端面を削除したのが切欠き１４で
あり、接触断面積を小さくしたのが角孔１３であり、何
れも効果がある。
切欠き１４はフレーム取扱上の機械的強度が低下するが
自動結材機構のインライン方式では支障はなく、角孔１
３は注入口に接する断面積は小さくしかも角孔１３にま
たがる程、付着する樹脂量は多くはな〈従来に比し著し
く改善される。
（ｇ）　　発明の効果 以上詳細に説明したように本発明の角孔又は切欠きを設
けたリードフレーム構造とすることにより、ランナー残
はなくなりゲートカットは容易となり、刃型寿命がのび
装置の稼動率が向上する等優れた効果がある。
【図面の簡単な説明】
第１図はモールド成形された半導体パッケージの従来例
を示す平面図、第２図は第１図のＡ−Ｎ断面図、第３図
は本発明の一実施例であるリードフレームを示す平面図
である。 図において、１１はリードフレーム、１２はフレーム部
、１３は角孔、１４は切欠きを示す。 第１　図 第３閉

Claims (1)

    【特許請求の範囲】
  1. 樹脂封止型半導体装置用のリードフレームであって、樹
    脂封止の際にモールド型の樹脂注入口に対向する部分に
    孔又は切欠きを有することを特徴とするり一ドフレーム
    。
JP9068082A 1982-05-28 1982-05-28 リ−ドフレ−ム Pending JPS58207660A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9068082A JPS58207660A (ja) 1982-05-28 1982-05-28 リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9068082A JPS58207660A (ja) 1982-05-28 1982-05-28 リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS58207660A true JPS58207660A (ja) 1983-12-03

Family

ID=14005245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9068082A Pending JPS58207660A (ja) 1982-05-28 1982-05-28 リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS58207660A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0317640U (ja) * 1989-06-30 1991-02-21
JPH04180664A (ja) * 1990-11-15 1992-06-26 Nec Kyushu Ltd 半導体装置用リードフレーム及びそれを用いた半導体装置の製造方法
JPH08335599A (ja) * 1996-07-22 1996-12-17 Hitachi Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0317640U (ja) * 1989-06-30 1991-02-21
JPH04180664A (ja) * 1990-11-15 1992-06-26 Nec Kyushu Ltd 半導体装置用リードフレーム及びそれを用いた半導体装置の製造方法
JPH08335599A (ja) * 1996-07-22 1996-12-17 Hitachi Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
EP0688650B1 (en) Method of resin-sealing semiconductor devices
JPS58207660A (ja) リ−ドフレ−ム
TW201314797A (zh) 半導體封裝鑄模裝置及方法
JP4202632B2 (ja) 一括封止型半導体パッケージの樹脂封止構造およびその製造装置
JP2002506287A (ja) 成形型部品、成形型およびキャリア上に配設された電子部品を封止する方法
JPH09307046A (ja) 金型及び該金型を用いたタイバ−切断方法
JPS60180126A (ja) 半導体装置の製造方法
JP2010118604A (ja) 半導体装置の製造方法
JPS63299349A (ja) 半導体装置のカプセル化方法及びモールド
JPS5933838A (ja) 半導体樹脂封止用金型装置
JP3575592B2 (ja) リードフレーム組立体の樹脂モールド用成形型及び樹脂モールド成形法
JPH05326594A (ja) 半導体装置の樹脂封止金型と樹脂封止方法
JP3566812B2 (ja) 半導体装置の製造方法
JPH1187380A (ja) 半導体装置の製造方法と製造装置
JPH0637129A (ja) モールド金型、リードフレーム及び半導体装置の製造方法
JPH01234217A (ja) 樹脂封止方法
JPH05136191A (ja) 半導体素子樹脂封止用金型
JPH04167440A (ja) 半導体製造装置のモールド金型
JPS61215028A (ja) モ−ルド金型およびそれを用いた半導体装置の製造方法
JPS62193132A (ja) モ−ルド方法およびそのモ−ルド型
JP2003203935A (ja) 半導体装置の封止方法およびそれに用いる封止装置
JP2003011187A (ja) 樹脂封止装置及び樹脂封止方法
JPH0870014A (ja) 樹脂封止型半導体装置用バリ取り方法及び装置
JPH08274120A (ja) 樹脂封止形半導体装置の製造方法
JPH0722561A (ja) 半導体装置用リードフレーム及びこれを用いた半導体装置の製造方法