JP4202632B2 - 一括封止型半導体パッケージの樹脂封止構造およびその製造装置 - Google Patents
一括封止型半導体パッケージの樹脂封止構造およびその製造装置 Download PDFInfo
- Publication number
- JP4202632B2 JP4202632B2 JP2001304005A JP2001304005A JP4202632B2 JP 4202632 B2 JP4202632 B2 JP 4202632B2 JP 2001304005 A JP2001304005 A JP 2001304005A JP 2001304005 A JP2001304005 A JP 2001304005A JP 4202632 B2 JP4202632 B2 JP 4202632B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor package
- semiconductor
- frame
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一括封止型半導体パッケージの樹脂封止構造・製造装置に係わり、特にトランスファモールド法により一括封止を行った一括封止型半導体パッケージの樹脂封止構造・製造装置に関する。
【０００２】
【従来の技術】
半導体パッケージの製造方法の一つに、フレームに搭載された複数の半導体製品をトランスファモールド法で一括して樹脂封止した後に、個々の半導体製品に切断する方法がある。
【０００３】
この方法は、半導体製品を個々に樹脂封止する方法に比べて、フレーム上の半導体製品密度を向上させることが可能となり、フレームコストが抑えられる。また、フレームサイズと樹脂封止厚さが変わらない場合は、半導体製品のサイズやレイアウトが変わっても成形金型の共用化が可能であるため、設備投資削減や開発期間短縮が可能となる。対象となる半導体製品は、フレームにＴＡＢテープ、多層基板、セラミック基板等あるいは高価な部材を使用するものが多い。
【０００４】
トランスファモ−ルド法は、上下一対の成形金型にキャビティ（成型部）を設け、溶融した熱硬化性樹脂を樹脂供給路、樹脂供給口を通じてキャビティに流し込んで成型する方法である。その後、成形金型を開いてフレームを取り出すことによって、成形工程は終了する。
【０００５】
次に成形工程後の成形品からランナ（樹脂供給路で固化した樹脂）およびゲート（樹脂供給口で固化した樹脂）を分離する前の半導体パッケージの樹脂封止形状について、図面を用いて具体的に説明する。
【０００６】
図５は、ＴＡＢテープ１に搭載された複数の半導体製品２をトランスファーモールド法で一括して樹脂封止し、図示しない成形金型から取り出した後の半導体パッケージの樹脂封止構造の形状（樹脂封止形状）、ランナ３およびゲート４を示す平面図である。この後、樹脂封止された複数の半導体製品２で構成された成形品５をランナ３およびゲートから分離し、成形品５を個々の半導体製品２に切断する。
【０００７】
ＴＡＢテープ１上の半導体製品２の搭載可能箇所６は、ＴＡＢテープ１の製造上、搬送等で使用する幅方向両端５ｍｍ程度の領域７を除く箇所である。この領域７には、２ｍｍ□程度のスプロケット穴８が設けられている。
【０００８】
成形品５を封止する樹脂９の形状は上から見て四角形であり、成形品５の幅寸法１０はＴＡＢテープ１の半導体製品２の搭載可能箇所６よりも大きく、スプロケット穴８にかからない比較的狭い範囲で設定されている。
【０００９】
成形品５の成形金型からの取り出しは、成形品５内に設けられたエジェクタピン（不図示）を使用するため、成形品５の表面にはエジェクタピンマーク１１が付く。ゲート４は、成形品５の一端面に連接されている。
【００１０】
しかし、従来の成形工程後の成形品５からランナ３およびゲート４を分離する前の半導体パッケージの樹脂封止形状では、生産効率が低下するという問題がある。その理由は以下の１）〜５）である。
【００１１】
成形品５の樹脂封止形状がＴＡＢテープ１上の半導体製品２の搭載可能箇所６と極めて近く、成形品５の表面のエジェクタピンマーク１１が、半導体製品２のサイズやレイアウトによっては半導体製品２と干渉するため、
１）成形品５を個々の半導体製品２に切断後に、エジェクタピンマーク１１が付いた半導体製品２と付いていない半導体製品２とが混在し、選別工数が必要となる、
２）半導体製品２の搭載可能箇所６に一様にエジェクタピンを設けた場合は、半導体製品２のサイズやレイアウトの変更時の成形金型共用化が不可能となり、設備投資・開発期間が増加する、
３）干渉部分（エジェクタピンマーク１１が付いた領域）を破棄部分として半導体製品２を搭載しない場合は、ＴＡＢテープ１上の半導体製品密度が低下するという生産効率悪化の問題が発生する。
【００１２】
なお、エジェクタピンを成形品５内の半導体製品の搭載可能箇所６以外の極めて狭い範囲に配置すると、エジェクタピン径が極細となり、座屈破損等が発生する。また、成形品５の幅寸法を広げ、破損しない径のエジェクタピンを半導体製品２の搭載可能箇所６外に配置すると、幅寸法はスプロケット穴８まで広がり、封止時にスプロケット穴８からＴＡＢテープ１の裏面に樹脂が回り込み樹脂バリが発生する。
【００１３】
また、成形品５の端面のゲート４の位置がＴＡＢテープ１上の半導体製品２の搭載可能箇所６と極めて近いため、成形品５からランナ３およびゲート４を分離する際に、
４）特に薄厚の成形品５で、半導体製品２に割れや欠けの成形不良が発生する、
５）ＴＡＢテープ１上のランナ３およびゲート４の長さがＴＡＢテープ１の端から成形品５までの５ｍｍ程度となり、ＴＡＢテープ１と樹脂の密着力により、ＴＡＢテープ１の変形やゲート残りが発生し、後行程での生産性が悪化するという問題が発生する。
【００１４】
以上説明したように、従来の成形工程後の成形品５からランナ３およびゲート４を分離する前の半導体パッケージの樹脂封止形状は、半導体製品選別工数の増加、設備投資・開発期間の増加、フレーム上の半導体製品密度の低下、成形不良、生産性悪化を招き、生産効率を低下させるという問題がある。
【００１５】
図６に、フレームにセラミック基板を使用した場合の図５に相当する平面図を示す。図において、２０はセラミック基板、２１は複数の半導体製品（不図示）を封止する樹脂、２２はゲート、２３はランナ、２５はカル部をそれぞれ示している。また、図７に、ゲート２２およびランナ２３を含む部分の図６の断面図を示す。
【００１６】
この場合、セラミック基板２０上の半導体製品の搭載可能箇所とゲート２２との距離が短いため、成形品からランナ２３およびゲート２２を分離する際に、セラミック基板２０と樹脂２１との密着力の影響を受け、セラミック基板２０に割れ２５が発生し易く、生産効率が低下するという問題がある。
【００１７】
【発明が解決しようとする課題】
上述の如く、従来の成形工程後の成形品からランナおよびゲートを分離する前の半導体パッケージの樹脂封止形状は、フレーム上の半導体製品の搭載可能箇所とゲートとの距離が短いため、成形品からゲート等を分離する際に、フレームと樹脂との密着力の影響を受け、生産効率が低下するという問題がある。
【００１８】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、フレームと樹脂との密着力の影響を小さくし、生産効率の低下を防止した一括封止型半導体パッケージの樹脂封止構造およびその製造装置を提供することにある。
【００１９】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
【００２０】
すなわち、上記目的を達成するために、本発明に係る一括封止型半導体パッケージの樹脂封止構造は、半導体製品をフレーム上に樹脂により一括封止してなる半導体パッケージの樹脂封止構造において、前記樹脂は、前記フレーム上に設けられた前記半導体製品を封止する第１の樹脂と、前記フレーム上に設けられ、一端が前記第１の樹脂の端面に繋がれ、他端が前記フレームの端面に設けられたゲートに連接された少なくとも１つ以上の突起状の第２の樹脂とを具備してなることを特徴とする。
【００２１】
このような構成によれば、第１の樹脂が第２の樹脂を介してゲートに連結することが可能となるので、フレーム上の半導体製品の搭載可能箇所とゲートとの距離が第２の樹脂の分だけ長くなる。その結果、フレームと樹脂との密着力の影響を小さくでき、生産効率の低下を防止できるようになる。
【００２２】
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
【００２３】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
【００２４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る成形工程後の成形品からランナおよびゲートを分離する前の半導体パッケージの樹脂封止構造の形状を示す図である。なお、図５と対応する部分には図５と同一符号を付してあり、詳細な説明は省略する。
【００２５】
図５の従来と異なる点は、複数の半導体製品２を封止する樹脂１２の封止形状である。すなわち、樹脂１２は、上から見て、従来と同様の四角形の樹脂９（第１の樹脂）と、ＴＡＢテープ１の幅方向における四角形の樹脂９の両端面に繋がった複数個の突起形状の樹脂（以下、突起部という）１３（第２の樹脂）とから構成されている。
【００２６】
このような形状の樹脂１２を形成するためには、上型および下型に分割可能な樹脂封止用の成形金型の内部に、半導体製品２を搭載したＴＡＢテープ１を固定し、成形金型の内部に熱硬化型の樹脂を注入して硬化する一括封止型半導体パッケージの製造装置において、上記成形金型が半導体製品２に対応した第１のキャビティ（第１の成形部）と、ＴＡＢテープ１の幅方向における第１のキャビティの端面に設けられた複数の突起状の第２のキャビティ（第２の成形部）とを備えているものを用いる。すなわち、従来の一括封止型半導体パッケージの製造装置に、突起部１３に対応したキャビティ（成形部）を加えたものを用いる。
【００２７】
図８および図９に、本実施形態の一括封止型半導体パッケージの製造装置の具体例を示す。図８は平面図、図９は図８のＡ−Ａ’断面図である。図において、６０はエジェクターピン、６１はカルを成形するためのキャビティ、６２はランナを成形するためのキャビティ、６３はゲートを成形するためのキャビティ、６４は第２のキャビティ、６５は第１のキャビティ、６６は上型エジャクタホルダ、６７は上型エジャクタプレート、６８はエジャクタ、６９は上部キャビティブロック、７０はＴＡＢテープ、７１はパイロットピン、７２はキャリア、７３は下型キャビティブロック、７４は下型キャビティ、７５は下型エジャクタホルダ、７６は下型エジャクタプレート、７７はサポートピン、７８はポット、７９はプランジャをそれぞれ示している。
【００２８】
突起部１３の位置は、ＴＡＢテープ１の幅方向の両端のスプロケット穴間ｌ４である。そのため、ＴＡＢテープ１上の半導体製品２の搭載可能箇所６とは干渉しない。突起部１３の大きさは、スプロケット穴８と同等であり、例えば２ｍｍ□程度である。成形金型のエジェクタピンは、突起部１３内に収まるように配置してあり、エジェクタピンマーク１１も突起部１３内に収まるため、ＴＡＢテープ１上の半導体製品２の搭載可能箇所６と干渉することはない。また、ゲート１４は突起部１３に連接している。
【００２９】
上記の如き構成によれば、成形品５の表面のエジェクタピンマーク１１が、半導体製品２のサイズやレイアウトによって、ＴＡＢテープ１上の半導体製品２の搭載可能箇所６と干渉することがないため、
１）成形品５を個々の半導体製品２に切断後に、エジェクタピンマーク１１が付いた半導体製品２は存在せず、エジェクタピンマーク１１が付いていない半導体製品２だけとなるので、選別工数が不要となる、
２）半導体製品２の搭載可能箇所６にエジェクタピンマーク１１がないため、半導体製品２のサイズやレイアウトの変更時の成形金型共有化が可能であり、設備投資・開発期間の短縮化が可能となる、
３）ＴＡＢテープ１上の半導体製品密度は、最大で使用可能となる。
【００３０】
なお、突起部１３の大きさは、スプロケット穴８と同程度は確保できるため、充分なエジェクタピン径を使用することが可能であり、座屈破損等の懸念はない。また、成形品５がスプロケット穴８にかからないので、スプロケット穴８からＴＡＢテープ１の裏面に樹脂が回り込むことはなく、樹脂バリは発生しない。
【００３１】
さらに、ゲート１４が成形品５の突起部１３に連接し、ゲート１４とＴＡＢテープ１上の半導体製品２の搭載可能箇所６の距離が突起部１３の分広がるため、成形品５からとゲート１４およびランナ１５を分離する際には、
４）突起部１３に割れや欠けが発生しても、半導体製品２の搭載可能箇所６には影響なく、成形不良は発生しない、
５）ＴＡＢテープ１上のランナ１５およびゲート１４の長さが突起部１３の分短くなり、ＴＡＢテープ１と樹脂９の密着力が低下するため、ＴＡＢテープ１の変形やゲート残りが発生せず、後行程での生産性が悪化することはない。
以上説明したように、本実施形態の突起部１３を有する樹脂封止構造では、エジェクタピンマーク１１を突起部１３内に納めることで半導体製品２の搭載可能箇所６との干渉を解消し、従来の技術で述べた問題点、すなわち、半導体製品２の選別工数の増加、設備投資・開発期間の増加およびフレーム上の半導体製品密度の低下の問題を解決でき、さらにゲート１４を突起部１３に連接することにより、成形品５からゲート１４およびランナ１５を分離する際の成形不良や生産性悪化の問題を解決できる。
【００３２】
以上説明したように、本実施形態の突起部１３を有する樹脂封止構造では、エジェクタピンマーク１１を突起部１３内に納めることで半導体製品２の搭載可能箇所６との干渉を解消し、従来の技術で述べた問題点、すなわち、半導体製品２の選別工数の増加、設備投資・開発期間の増加およびフレーム上の半導体製品密度の低下の問題を解決でき、さらにゲート１４を突起部１３に連接することにより、成形品５からゲート１４およびランナ１５を分離する際の成形不良や生産性悪化の問題を解決できる。
【００３３】
（第２の実施形態）
図２および図３は、それぞれ、本発明の第２の実施形態に係る成形工程後の成形品からランナおよびゲートを分離する前の半導体パッケージの樹脂封止構造の形状を示す平面図および断面図である。
【００３４】
本実施形態は、フレームにセラミック基板を使用した場合の例であり、図２および図３は、それぞれ、従来の図６および図７に相当する。なお、図６および図７と対応する部分には図６および図７と同一符号を付してあり、詳細な説明は省略する。
【００３５】
図６および図７の従来と異なる点は、半導体製品を封止する樹脂２７の封止形状である。すなわち、樹脂２７は、上から見て、従来と同様の四角形の樹脂２１（第１の樹脂）と、この四角形の樹脂２１に繋がったゲート辺側に伸びた突起形状の樹脂（以下、突起部という）２８（第２の樹脂）とから構成されている。
【００３６】
このような形状の樹脂２７を形成するためには、例えば上型および下型に分割可能な樹脂封止用の成形金型の内部に、半導体製品を搭載したセラミック基板２０を固定し、成形金型の内部に熱硬化型の樹脂を注入して硬化する一括封止型半導体パッケージの製造装置において、成形金型として半導体製品に対応した第１のキャビティと、セラミック基板２０の幅方向における第１のキャビティの端面に１つ以上の突起状の第２のキャビティとを備えているものを用いる。すなわち、従来の一括封止型半導体パッケージの製造装置に、突起部２７に対応したキャビティを加えたものを用いる。
【００３７】
突起部２８はセラミック基板２０の端面まで伸びており、ゲート２２はセラミック基板２０の端面に設けている。突起部２８の長さは０．４ｍｍ以下である。
【００３８】
上記の如き構成によれば、ゲート２２が突起部２８に連接し、セラミック基板２０上の半導体製品の搭載可能箇所とゲート２２の距離が突起部２８の分広がるため、成形品からゲート２２、ランナ２３およびカル部２４を分離する際には、１）セラミック基板２０の端面にゲートブレイクのポイントを設けられることにより、セラミック基板２０と樹脂２７との密着力に影響されることなく、成形品からゲート２２、ランナ２３およびカル部２４を分離でき、セラミック基板２０の割れを防止できる。
【００３９】
図４に、突起部２８の長さと、セラミック基板２０と樹脂２６との密着力との関係図を示す。図から、本実施形態のように、突起部２８の長さを０．４ｍｍ以下にすることにより、セラミック基板２０と樹脂２７との密着力との密着力を十分に小さくできることが分かる。
【００４０】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、フレームにＴＡＢテープ、セラミック基板を用いた場合について説明したが、多層基板あるいはその他の高価な部材を用いても良い。また、封止方法はトランスファーモールド法に限定されるものではなく、他の一括封止方法を用いても良い。
【００４１】
さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題を解決できる場合には、この構成要件が削除された構成が発明として抽出され得る。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【００４２】
【発明の効果】
以上詳説したように本発明によれば、フレームと樹脂との密着力の影響を小さくでき、生産効率の低下を防止した一括封止型半導体パッケージの樹脂封止構造およびその製造装置を実現できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る成形工程後の成形品からランナおよびゲートを分離する前の半導体パッケージの樹脂封止形状を示す平面図
【図２】本発明の第２の実施形態に係る成形工程後の成形品からランナおよびゲートを分離する前の半導体パッケージの樹脂封止形状を示す平面図
【図３】本発明の第２の実施形態に係る成形工程後の成形品からランナおよびゲートを分離する前の半導体パッケージの樹脂封止形状を示す断面図
【図４】突起部の長さと、セラミック基板・樹脂間の密着力との関係を示す図
【図５】従来の成形工程後の成形品からランナおよびゲートを分離する前の半導体パッケージの樹脂封止形状を示す図
【図６】従来の成形工程後の成形品からランナおよびゲートを分離する前の半導体パッケージの樹脂封止形状を示す平面図
【図７】従来の成形工程後の成形品からランナおよびゲートを分離する前の半導体パッケージの樹脂封止形状を示す断面図
【図８】本発明の一括封止型半導体パッケージの樹脂封止構造の製造装置の一例を示す平面図
【図９】図８の製造装置のＡ−Ａ’断面図
【符号の説明】
１…ＴＡＢテープ
２…半導体製品
３…ランナ
４…ゲート
５…成形品
６…半導体製品の搭載可能箇所
７…半導体製品搭載不可能箇所
８…スプロケット穴
９…四角形の樹脂（第１の樹脂）
１０…成形品の幅寸法
１１…エジェクタピンマーク
１２…樹脂
１３…突起部（第２の樹脂）
１４…ゲート
１５…ランナ
２０…セラミック基板
２１…樹脂
２２…ゲート
２３…ランナ
２４…カル部
２５…割れ
２６…四角形の樹脂（第１の樹脂）
２７…樹脂
２８…突起部（第２の樹脂）
【発明の属する技術分野】
本発明は、一括封止型半導体パッケージの樹脂封止構造・製造装置に係わり、特にトランスファモールド法により一括封止を行った一括封止型半導体パッケージの樹脂封止構造・製造装置に関する。
【０００２】
【従来の技術】
半導体パッケージの製造方法の一つに、フレームに搭載された複数の半導体製品をトランスファモールド法で一括して樹脂封止した後に、個々の半導体製品に切断する方法がある。
【０００３】
この方法は、半導体製品を個々に樹脂封止する方法に比べて、フレーム上の半導体製品密度を向上させることが可能となり、フレームコストが抑えられる。また、フレームサイズと樹脂封止厚さが変わらない場合は、半導体製品のサイズやレイアウトが変わっても成形金型の共用化が可能であるため、設備投資削減や開発期間短縮が可能となる。対象となる半導体製品は、フレームにＴＡＢテープ、多層基板、セラミック基板等あるいは高価な部材を使用するものが多い。
【０００４】
トランスファモ−ルド法は、上下一対の成形金型にキャビティ（成型部）を設け、溶融した熱硬化性樹脂を樹脂供給路、樹脂供給口を通じてキャビティに流し込んで成型する方法である。その後、成形金型を開いてフレームを取り出すことによって、成形工程は終了する。
【０００５】
次に成形工程後の成形品からランナ（樹脂供給路で固化した樹脂）およびゲート（樹脂供給口で固化した樹脂）を分離する前の半導体パッケージの樹脂封止形状について、図面を用いて具体的に説明する。
【０００６】
図５は、ＴＡＢテープ１に搭載された複数の半導体製品２をトランスファーモールド法で一括して樹脂封止し、図示しない成形金型から取り出した後の半導体パッケージの樹脂封止構造の形状（樹脂封止形状）、ランナ３およびゲート４を示す平面図である。この後、樹脂封止された複数の半導体製品２で構成された成形品５をランナ３およびゲートから分離し、成形品５を個々の半導体製品２に切断する。
【０００７】
ＴＡＢテープ１上の半導体製品２の搭載可能箇所６は、ＴＡＢテープ１の製造上、搬送等で使用する幅方向両端５ｍｍ程度の領域７を除く箇所である。この領域７には、２ｍｍ□程度のスプロケット穴８が設けられている。
【０００８】
成形品５を封止する樹脂９の形状は上から見て四角形であり、成形品５の幅寸法１０はＴＡＢテープ１の半導体製品２の搭載可能箇所６よりも大きく、スプロケット穴８にかからない比較的狭い範囲で設定されている。
【０００９】
成形品５の成形金型からの取り出しは、成形品５内に設けられたエジェクタピン（不図示）を使用するため、成形品５の表面にはエジェクタピンマーク１１が付く。ゲート４は、成形品５の一端面に連接されている。
【００１０】
しかし、従来の成形工程後の成形品５からランナ３およびゲート４を分離する前の半導体パッケージの樹脂封止形状では、生産効率が低下するという問題がある。その理由は以下の１）〜５）である。
【００１１】
成形品５の樹脂封止形状がＴＡＢテープ１上の半導体製品２の搭載可能箇所６と極めて近く、成形品５の表面のエジェクタピンマーク１１が、半導体製品２のサイズやレイアウトによっては半導体製品２と干渉するため、
１）成形品５を個々の半導体製品２に切断後に、エジェクタピンマーク１１が付いた半導体製品２と付いていない半導体製品２とが混在し、選別工数が必要となる、
２）半導体製品２の搭載可能箇所６に一様にエジェクタピンを設けた場合は、半導体製品２のサイズやレイアウトの変更時の成形金型共用化が不可能となり、設備投資・開発期間が増加する、
３）干渉部分（エジェクタピンマーク１１が付いた領域）を破棄部分として半導体製品２を搭載しない場合は、ＴＡＢテープ１上の半導体製品密度が低下するという生産効率悪化の問題が発生する。
【００１２】
なお、エジェクタピンを成形品５内の半導体製品の搭載可能箇所６以外の極めて狭い範囲に配置すると、エジェクタピン径が極細となり、座屈破損等が発生する。また、成形品５の幅寸法を広げ、破損しない径のエジェクタピンを半導体製品２の搭載可能箇所６外に配置すると、幅寸法はスプロケット穴８まで広がり、封止時にスプロケット穴８からＴＡＢテープ１の裏面に樹脂が回り込み樹脂バリが発生する。
【００１３】
また、成形品５の端面のゲート４の位置がＴＡＢテープ１上の半導体製品２の搭載可能箇所６と極めて近いため、成形品５からランナ３およびゲート４を分離する際に、
４）特に薄厚の成形品５で、半導体製品２に割れや欠けの成形不良が発生する、
５）ＴＡＢテープ１上のランナ３およびゲート４の長さがＴＡＢテープ１の端から成形品５までの５ｍｍ程度となり、ＴＡＢテープ１と樹脂の密着力により、ＴＡＢテープ１の変形やゲート残りが発生し、後行程での生産性が悪化するという問題が発生する。
【００１４】
以上説明したように、従来の成形工程後の成形品５からランナ３およびゲート４を分離する前の半導体パッケージの樹脂封止形状は、半導体製品選別工数の増加、設備投資・開発期間の増加、フレーム上の半導体製品密度の低下、成形不良、生産性悪化を招き、生産効率を低下させるという問題がある。
【００１５】
図６に、フレームにセラミック基板を使用した場合の図５に相当する平面図を示す。図において、２０はセラミック基板、２１は複数の半導体製品（不図示）を封止する樹脂、２２はゲート、２３はランナ、２５はカル部をそれぞれ示している。また、図７に、ゲート２２およびランナ２３を含む部分の図６の断面図を示す。
【００１６】
この場合、セラミック基板２０上の半導体製品の搭載可能箇所とゲート２２との距離が短いため、成形品からランナ２３およびゲート２２を分離する際に、セラミック基板２０と樹脂２１との密着力の影響を受け、セラミック基板２０に割れ２５が発生し易く、生産効率が低下するという問題がある。
【００１７】
【発明が解決しようとする課題】
上述の如く、従来の成形工程後の成形品からランナおよびゲートを分離する前の半導体パッケージの樹脂封止形状は、フレーム上の半導体製品の搭載可能箇所とゲートとの距離が短いため、成形品からゲート等を分離する際に、フレームと樹脂との密着力の影響を受け、生産効率が低下するという問題がある。
【００１８】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、フレームと樹脂との密着力の影響を小さくし、生産効率の低下を防止した一括封止型半導体パッケージの樹脂封止構造およびその製造装置を提供することにある。
【００１９】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
【００２０】
すなわち、上記目的を達成するために、本発明に係る一括封止型半導体パッケージの樹脂封止構造は、半導体製品をフレーム上に樹脂により一括封止してなる半導体パッケージの樹脂封止構造において、前記樹脂は、前記フレーム上に設けられた前記半導体製品を封止する第１の樹脂と、前記フレーム上に設けられ、一端が前記第１の樹脂の端面に繋がれ、他端が前記フレームの端面に設けられたゲートに連接された少なくとも１つ以上の突起状の第２の樹脂とを具備してなることを特徴とする。
【００２１】
このような構成によれば、第１の樹脂が第２の樹脂を介してゲートに連結することが可能となるので、フレーム上の半導体製品の搭載可能箇所とゲートとの距離が第２の樹脂の分だけ長くなる。その結果、フレームと樹脂との密着力の影響を小さくでき、生産効率の低下を防止できるようになる。
【００２２】
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
【００２３】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
【００２４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る成形工程後の成形品からランナおよびゲートを分離する前の半導体パッケージの樹脂封止構造の形状を示す図である。なお、図５と対応する部分には図５と同一符号を付してあり、詳細な説明は省略する。
【００２５】
図５の従来と異なる点は、複数の半導体製品２を封止する樹脂１２の封止形状である。すなわち、樹脂１２は、上から見て、従来と同様の四角形の樹脂９（第１の樹脂）と、ＴＡＢテープ１の幅方向における四角形の樹脂９の両端面に繋がった複数個の突起形状の樹脂（以下、突起部という）１３（第２の樹脂）とから構成されている。
【００２６】
このような形状の樹脂１２を形成するためには、上型および下型に分割可能な樹脂封止用の成形金型の内部に、半導体製品２を搭載したＴＡＢテープ１を固定し、成形金型の内部に熱硬化型の樹脂を注入して硬化する一括封止型半導体パッケージの製造装置において、上記成形金型が半導体製品２に対応した第１のキャビティ（第１の成形部）と、ＴＡＢテープ１の幅方向における第１のキャビティの端面に設けられた複数の突起状の第２のキャビティ（第２の成形部）とを備えているものを用いる。すなわち、従来の一括封止型半導体パッケージの製造装置に、突起部１３に対応したキャビティ（成形部）を加えたものを用いる。
【００２７】
図８および図９に、本実施形態の一括封止型半導体パッケージの製造装置の具体例を示す。図８は平面図、図９は図８のＡ−Ａ’断面図である。図において、６０はエジェクターピン、６１はカルを成形するためのキャビティ、６２はランナを成形するためのキャビティ、６３はゲートを成形するためのキャビティ、６４は第２のキャビティ、６５は第１のキャビティ、６６は上型エジャクタホルダ、６７は上型エジャクタプレート、６８はエジャクタ、６９は上部キャビティブロック、７０はＴＡＢテープ、７１はパイロットピン、７２はキャリア、７３は下型キャビティブロック、７４は下型キャビティ、７５は下型エジャクタホルダ、７６は下型エジャクタプレート、７７はサポートピン、７８はポット、７９はプランジャをそれぞれ示している。
【００２８】
突起部１３の位置は、ＴＡＢテープ１の幅方向の両端のスプロケット穴間ｌ４である。そのため、ＴＡＢテープ１上の半導体製品２の搭載可能箇所６とは干渉しない。突起部１３の大きさは、スプロケット穴８と同等であり、例えば２ｍｍ□程度である。成形金型のエジェクタピンは、突起部１３内に収まるように配置してあり、エジェクタピンマーク１１も突起部１３内に収まるため、ＴＡＢテープ１上の半導体製品２の搭載可能箇所６と干渉することはない。また、ゲート１４は突起部１３に連接している。
【００２９】
上記の如き構成によれば、成形品５の表面のエジェクタピンマーク１１が、半導体製品２のサイズやレイアウトによって、ＴＡＢテープ１上の半導体製品２の搭載可能箇所６と干渉することがないため、
１）成形品５を個々の半導体製品２に切断後に、エジェクタピンマーク１１が付いた半導体製品２は存在せず、エジェクタピンマーク１１が付いていない半導体製品２だけとなるので、選別工数が不要となる、
２）半導体製品２の搭載可能箇所６にエジェクタピンマーク１１がないため、半導体製品２のサイズやレイアウトの変更時の成形金型共有化が可能であり、設備投資・開発期間の短縮化が可能となる、
３）ＴＡＢテープ１上の半導体製品密度は、最大で使用可能となる。
【００３０】
なお、突起部１３の大きさは、スプロケット穴８と同程度は確保できるため、充分なエジェクタピン径を使用することが可能であり、座屈破損等の懸念はない。また、成形品５がスプロケット穴８にかからないので、スプロケット穴８からＴＡＢテープ１の裏面に樹脂が回り込むことはなく、樹脂バリは発生しない。
【００３１】
さらに、ゲート１４が成形品５の突起部１３に連接し、ゲート１４とＴＡＢテープ１上の半導体製品２の搭載可能箇所６の距離が突起部１３の分広がるため、成形品５からとゲート１４およびランナ１５を分離する際には、
４）突起部１３に割れや欠けが発生しても、半導体製品２の搭載可能箇所６には影響なく、成形不良は発生しない、
５）ＴＡＢテープ１上のランナ１５およびゲート１４の長さが突起部１３の分短くなり、ＴＡＢテープ１と樹脂９の密着力が低下するため、ＴＡＢテープ１の変形やゲート残りが発生せず、後行程での生産性が悪化することはない。
以上説明したように、本実施形態の突起部１３を有する樹脂封止構造では、エジェクタピンマーク１１を突起部１３内に納めることで半導体製品２の搭載可能箇所６との干渉を解消し、従来の技術で述べた問題点、すなわち、半導体製品２の選別工数の増加、設備投資・開発期間の増加およびフレーム上の半導体製品密度の低下の問題を解決でき、さらにゲート１４を突起部１３に連接することにより、成形品５からゲート１４およびランナ１５を分離する際の成形不良や生産性悪化の問題を解決できる。
【００３２】
以上説明したように、本実施形態の突起部１３を有する樹脂封止構造では、エジェクタピンマーク１１を突起部１３内に納めることで半導体製品２の搭載可能箇所６との干渉を解消し、従来の技術で述べた問題点、すなわち、半導体製品２の選別工数の増加、設備投資・開発期間の増加およびフレーム上の半導体製品密度の低下の問題を解決でき、さらにゲート１４を突起部１３に連接することにより、成形品５からゲート１４およびランナ１５を分離する際の成形不良や生産性悪化の問題を解決できる。
【００３３】
（第２の実施形態）
図２および図３は、それぞれ、本発明の第２の実施形態に係る成形工程後の成形品からランナおよびゲートを分離する前の半導体パッケージの樹脂封止構造の形状を示す平面図および断面図である。
【００３４】
本実施形態は、フレームにセラミック基板を使用した場合の例であり、図２および図３は、それぞれ、従来の図６および図７に相当する。なお、図６および図７と対応する部分には図６および図７と同一符号を付してあり、詳細な説明は省略する。
【００３５】
図６および図７の従来と異なる点は、半導体製品を封止する樹脂２７の封止形状である。すなわち、樹脂２７は、上から見て、従来と同様の四角形の樹脂２１（第１の樹脂）と、この四角形の樹脂２１に繋がったゲート辺側に伸びた突起形状の樹脂（以下、突起部という）２８（第２の樹脂）とから構成されている。
【００３６】
このような形状の樹脂２７を形成するためには、例えば上型および下型に分割可能な樹脂封止用の成形金型の内部に、半導体製品を搭載したセラミック基板２０を固定し、成形金型の内部に熱硬化型の樹脂を注入して硬化する一括封止型半導体パッケージの製造装置において、成形金型として半導体製品に対応した第１のキャビティと、セラミック基板２０の幅方向における第１のキャビティの端面に１つ以上の突起状の第２のキャビティとを備えているものを用いる。すなわち、従来の一括封止型半導体パッケージの製造装置に、突起部２７に対応したキャビティを加えたものを用いる。
【００３７】
突起部２８はセラミック基板２０の端面まで伸びており、ゲート２２はセラミック基板２０の端面に設けている。突起部２８の長さは０．４ｍｍ以下である。
【００３８】
上記の如き構成によれば、ゲート２２が突起部２８に連接し、セラミック基板２０上の半導体製品の搭載可能箇所とゲート２２の距離が突起部２８の分広がるため、成形品からゲート２２、ランナ２３およびカル部２４を分離する際には、１）セラミック基板２０の端面にゲートブレイクのポイントを設けられることにより、セラミック基板２０と樹脂２７との密着力に影響されることなく、成形品からゲート２２、ランナ２３およびカル部２４を分離でき、セラミック基板２０の割れを防止できる。
【００３９】
図４に、突起部２８の長さと、セラミック基板２０と樹脂２６との密着力との関係図を示す。図から、本実施形態のように、突起部２８の長さを０．４ｍｍ以下にすることにより、セラミック基板２０と樹脂２７との密着力との密着力を十分に小さくできることが分かる。
【００４０】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、フレームにＴＡＢテープ、セラミック基板を用いた場合について説明したが、多層基板あるいはその他の高価な部材を用いても良い。また、封止方法はトランスファーモールド法に限定されるものではなく、他の一括封止方法を用いても良い。
【００４１】
さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題を解決できる場合には、この構成要件が削除された構成が発明として抽出され得る。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【００４２】
【発明の効果】
以上詳説したように本発明によれば、フレームと樹脂との密着力の影響を小さくでき、生産効率の低下を防止した一括封止型半導体パッケージの樹脂封止構造およびその製造装置を実現できるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る成形工程後の成形品からランナおよびゲートを分離する前の半導体パッケージの樹脂封止形状を示す平面図
【図２】本発明の第２の実施形態に係る成形工程後の成形品からランナおよびゲートを分離する前の半導体パッケージの樹脂封止形状を示す平面図
【図３】本発明の第２の実施形態に係る成形工程後の成形品からランナおよびゲートを分離する前の半導体パッケージの樹脂封止形状を示す断面図
【図４】突起部の長さと、セラミック基板・樹脂間の密着力との関係を示す図
【図５】従来の成形工程後の成形品からランナおよびゲートを分離する前の半導体パッケージの樹脂封止形状を示す図
【図６】従来の成形工程後の成形品からランナおよびゲートを分離する前の半導体パッケージの樹脂封止形状を示す平面図
【図７】従来の成形工程後の成形品からランナおよびゲートを分離する前の半導体パッケージの樹脂封止形状を示す断面図
【図８】本発明の一括封止型半導体パッケージの樹脂封止構造の製造装置の一例を示す平面図
【図９】図８の製造装置のＡ−Ａ’断面図
【符号の説明】
１…ＴＡＢテープ
２…半導体製品
３…ランナ
４…ゲート
５…成形品
６…半導体製品の搭載可能箇所
７…半導体製品搭載不可能箇所
８…スプロケット穴
９…四角形の樹脂（第１の樹脂）
１０…成形品の幅寸法
１１…エジェクタピンマーク
１２…樹脂
１３…突起部（第２の樹脂）
１４…ゲート
１５…ランナ
２０…セラミック基板
２１…樹脂
２２…ゲート
２３…ランナ
２４…カル部
２５…割れ
２６…四角形の樹脂（第１の樹脂）
２７…樹脂
２８…突起部（第２の樹脂）
Claims (5)
- 半導体製品をフレーム上に樹脂により一括封止してなる半導体パッケージの樹脂封止構造において、前記樹脂は、前記フレーム上に設けられた前記半導体製品を封止する第１の樹脂と、前記フレーム上に設けられ、一端が前記第１の樹脂の端面に繋がれ、他端が前記フレームの端面に設けられたゲートに連接された少なくとも１つ以上の突起状の第２の樹脂とを具備してなることを特徴とする一括封止型半導体パッケージの樹脂封止構造。
- 前記第２の樹脂は、前記フレームのうち、前記半導体製品が搭載されていない領域上に設けられていることを特徴とする請求項１に記載の一括封止型半導体パッケージの樹脂封止構造。
- 前記一括封止はトランスファモールド法により行われることを特徴とする請求項１に記載の一括封止型半導体パッケージの樹脂封止構造。
- 前記フレームは、ＴＡＢテープ、セラミック基板または多層基板であることを特徴とする請求項１ないし請求項３のいずれか１項に記載の一括封止型半導体パッケージの樹脂封止構造。
- 上型および下型に分割可能な樹脂封止用の成形金型の内部に、半導体製品を搭載したフレームを固定し、前記成形金型の内部に熱硬化型の樹脂を注入して硬化する一括封止型半導体パッケージの製造装置において、前記成形金型は前記半導体製品に対応した第１のキャビティと、前記フレームの端面に設けられたゲートを形成するためのキャビティと、一端が前記第１のキャビティの端面に設けられ、他端が前記ゲートを形成するための前記キャビティに連接される少なくとも１つ以上の突起状の第２のキャビティとを具備してなることを特徴とする一括封止型半導体パッケージの製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001304005A JP4202632B2 (ja) | 2001-09-28 | 2001-09-28 | 一括封止型半導体パッケージの樹脂封止構造およびその製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001304005A JP4202632B2 (ja) | 2001-09-28 | 2001-09-28 | 一括封止型半導体パッケージの樹脂封止構造およびその製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003109983A JP2003109983A (ja) | 2003-04-11 |
| JP4202632B2 true JP4202632B2 (ja) | 2008-12-24 |
Family
ID=19123995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001304005A Expired - Fee Related JP4202632B2 (ja) | 2001-09-28 | 2001-09-28 | 一括封止型半導体パッケージの樹脂封止構造およびその製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4202632B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10648054B2 (en) | 2014-09-08 | 2020-05-12 | Jfe Steel Corporation | Method and facility for producing high-strength galavanized steel sheets |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102617981B (zh) | 2004-11-30 | 2016-12-14 | 住友电木株式会社 | 环氧树脂组合物及半导体器件 |
| JP2006324539A (ja) * | 2005-05-20 | 2006-11-30 | Akita Denshi Systems:Kk | 半導体装置の製造方法及び成形金型 |
| JP2009188147A (ja) * | 2008-02-06 | 2009-08-20 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| JP5386937B2 (ja) * | 2008-11-10 | 2014-01-15 | 富士通セミコンダクター株式会社 | 樹脂封止方法 |
| EP2615122A4 (en) | 2010-09-07 | 2015-02-25 | Sumitomo Bakelite Co | RESIN COMPOSITION AND SEMICONDUCTOR EQUIPMENT PRODUCED BY THE RESIN COMPOSITION |
-
2001
- 2001-09-28 JP JP2001304005A patent/JP4202632B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10648054B2 (en) | 2014-09-08 | 2020-05-12 | Jfe Steel Corporation | Method and facility for producing high-strength galavanized steel sheets |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003109983A (ja) | 2003-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8117742B2 (en) | Fabrication method of semiconductor integrated circuit device | |
| JPH1126489A (ja) | ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法 | |
| JPH11274196A (ja) | 半導体装置の製造方法およびモールドシステム並びに半導体装置 | |
| JP4202632B2 (ja) | 一括封止型半導体パッケージの樹脂封止構造およびその製造装置 | |
| EP1978552A1 (en) | Method of encapsulating electronic part with resin and die assembly and lead frame both for use in the same | |
| JP2008277470A (ja) | 半導体パッケージの製造方法及び製造装置 | |
| US5672550A (en) | Method of encapsulating semiconductor devices using a lead frame with resin tablets arranged on lead frame | |
| JP6034078B2 (ja) | プリモールドリードフレームの製造方法、および、半導体装置の製造方法 | |
| JPH07135230A (ja) | 電子装置の樹脂封止方法およびそれに用いるリードフレーム | |
| JPH0574999A (ja) | 半導体装置及びその製造方法 | |
| JP3317346B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH1187433A (ja) | 半導体装置およびその製造方法 | |
| JPS60138949A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH01138724A (ja) | 半導体装置のモールド方法および装置 | |
| JPH06177192A (ja) | 樹脂モールド装置 | |
| KR0176111B1 (ko) | 반도체 칩 패키지를 성형하는 제조금형 구조 및 이형핀 배치방법 | |
| JPH04293243A (ja) | 樹脂封止用金型装置とゲートの切断方法 | |
| JP2513113B2 (ja) | 半導体装置の二重樹脂封止装置 | |
| JPH0637129A (ja) | モールド金型、リードフレーム及び半導体装置の製造方法 | |
| JPH0722561A (ja) | 半導体装置用リードフレーム及びこれを用いた半導体装置の製造方法 | |
| JP2002170909A (ja) | 半導体集合基板樹脂封止体、その製造方法及び製造装置 | |
| JP3499269B2 (ja) | カバーフレームと樹脂封止方法 | |
| JPH09260410A (ja) | 樹脂封止型半導体装置の製造方法及び製造装置 | |
| JP3575592B2 (ja) | リードフレーム組立体の樹脂モールド用成形型及び樹脂モールド成形法 | |
| JPH04326529A (ja) | 樹脂封止方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060815 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081009 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |