JPS58205810A - 複合画像表示装置 - Google Patents

複合画像表示装置

Info

Publication number
JPS58205810A
JPS58205810A JP57089116A JP8911682A JPS58205810A JP S58205810 A JPS58205810 A JP S58205810A JP 57089116 A JP57089116 A JP 57089116A JP 8911682 A JP8911682 A JP 8911682A JP S58205810 A JPS58205810 A JP S58205810A
Authority
JP
Japan
Prior art keywords
image
display
data
image display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57089116A
Other languages
English (en)
Inventor
Mutsuo Yoshimatsu
吉松 睦夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57089116A priority Critical patent/JPS58205810A/ja
Publication of JPS58205810A publication Critical patent/JPS58205810A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、陰極線管(CRT )のごとき単一のディス
プレイ上に複数の画像表示装置から出力さ3 ベージ れる画像データを合成して表示する装置に関するもので
ある。
従来、画像表示に関する処理は単一のマイクロプロセッ
サ−が複数の画像メモリーを駆動していたため、演算処
理もしくは他の外部機器とのデータ授受等で1つの処理
に専念する場合に於いて、表示処理が出来なくなり、総
合的な処理速度が低下するという欠点があった。
本発明はかかる欠点を除去した複合画像表示装置を提供
する事を目的とするもので、画像表示装置が有する幾つ
かの表示あるいは表示に関するデータの演算及び制御等
の機能に於いて、1つの表示・制御機能に1つの独立し
たマイクロプロセッサ−等の演算・処理回路を含む画像
メモリーを割シ当てる事により、複数の画像表示装置の
中の単一もしくは複数の画像表示装置が、担当している
表示処理や演算処理等に専念していても、他の画像表示
装置は、それと無関係に単独で相当の表示処理や演算処
理等を行ない、それら処理を実行するにあたって必要な
場合のみ、表示アドレスや表示データや表示処理に必要
々デーグーの情報交換を行ない、表示に関するディスプ
レイ上の処理を実時間でできる様にしたものである。
以下、本発明につき、その実施例を示す図面を′参照し
て詳細に説明する。
第1図に本発明の一実施例のブロック構成を示す。同図
に於いて、回路はユニットIとユニット■に分かれてお
り、1および2はマイクロプロセッサ−(以下、CPU
という)、3および4はプログラムを記憶するためのリ
ードオンリーメモリー(1’lOM)、5および6は命
令およびデータを−時記憶するランダムアクセスメモリ
ー(RAM)、了および8は画像表示用データを貯える
画像メモリー、9は表示に必要な表示タイミング発生回
路。
10は画像メモリーの内容を表示するためのCFIT等
のディスプレイ手段、11は表示タイミングを基に画像
メモリーのデータをディスプレイ手段1゜が必要とする
信号に置換したり、データの色付けや表示の有無を決定
する表示制御回路、12はユニットIあるいは■のCP
Uが画像メモリーをア5ベージ ク士スする際、表示アドレスや表示データと競合する事
の無い様に切り換え制御するマルチプレクサ、13はC
PU1からCPU2あるいはCPU2からcptzに対
しデータを転送する場合において、相手のCPUが通信
可能な状態かどうかの情報を調べたり、通信不可であれ
ば必要に応じ割り込み等による手段で可能な状態にすべ
く制御を行なう通信制御回路、14は通信可能であれば
CPU1とCPU2の間で情報交換を行なう通信回路、
16は画像メモリーやRAMのデータを記録保存あるい
は再生する力士ットテープレコーダーやフロッピーディ
スク等で構成される記録装置、16は入力装置の1つと
してのキーボード1174dその他の入力装置とのイン
ターフェースである。
この第1図の実施例は自動車の走行案内を目的としたも
のである。自動車の走行案内とは、出発点から目的地ま
での地図および車の速度・消費燃料・距離などの走行に
関する情報を扱う車載走行情報システムである。
:”jomカフ、ヶ、1.カヨやゆよ。、在6 ページ の位置情報と、既に通過した道路の軌跡情報、更には走
行方向の道路データがそれぞれ記憶・表示される必要が
ある。
その中で、道路データについては極めて大きなデータ量
で、全てのデータをシステム内に保持する事は不可能で
あシ、外部の補助記録装置を媒体として保存しなければ
ならない。
本実施例では、記録装置として安価で広く使用されてい
るオーディオ用カセットテープレコーダーを用いている
が、との装置の場合、データの記録密度が低いという大
きな欠点がある。
短かいプログラムデータであれば問題はないが、大容量
のシステムプログラム、あるいは画像データであるなら
ば、CPUは記録装置とのデータの授受に専念する事に
なり、処理効率は極めて悪くなる。画像データを扱かう
場合を例にとると、画素の大きさが256X192の構
成であれば、そのデー、夕景は49152ビツト(61
44バイト)で、データの転送時間はおおよそ1士数秒
かかり、CP Uは、その間他の処理は殆んど出来ない
事に7ページ なる。
本発明ではその欠点を除去するために、図示の実施例の
如< CPUを2個使用し、総合的な処理速度を向上さ
せている。
その動作について、第2図の表示画面を参照しながら説
明する。
今、自動車が出発黒人からスタートし、画面の左方向へ
進んでゆくと、画面左端に到達する前にCPU2は、そ
の座標Bを検知して、CPU1に対しカセットテープか
ら画面左側に相当する地面データを準備させる。更に車
が画面左方向へ進行した場合、CPU1は、cpty2
の指示に従って準備したデータを基に、画面を右方向に
スクロールしながらデータを書きこんで行く。画面がス
クロールすると表示上の座標データが変わってくるので
、それらは必要に応じCPU2に送られる。
CPU2ではそれらのデータを受け、走行軌跡・現在位
置などの表示上の修正および補正を行ない。
走行に関する監視を行ないつつ、CPU1との表示上の
絶対座標を合わせる。この動作は、車が走行している限
シ続行され、もし、同一カセットテープ上に地図データ
が無ければ、CPU1からCPU2に対し必要な地図デ
ータの入った力士ットテープのファイル番号が転送され
、CPU2によりその表示がされる。
以上のように構成すると、操作者に対する画面表示は実
時間で処理される事になり、地図が切りかわる時の待ち
時間も不要であシ、きわめて便利なものとなる。もちろ
ん本発明は、上述した自動車の走行案内の様な使い方だ
けでなく、ゲームあるいはグラフィツブイスプレイ等に
於ける動面としての使用も可能である。
【図面の簡単な説明】
第1図は本発明の一実施例に係る車載走行情報システム
のブロック図、第2図は同実施例における表示画面の一
例を示す図である。 1.2・・・・・・マイクロプロセッサ−(CPU)。 3.4・・・・・・リードオンリーメモリー(ROM)
、5.6・・・・・・ランダムアク七スメモリ−(RA
M)。 7.8・・・・・・画像メモリー、9・・・・・・表示
タイミング9 べ−! 発生回路、10・・・・・・ディスプレイ手段、11・
・・・・・表示制御回路&12・・・・・・マルチプレ
クサ−113・・・・・・通信制御回路、14・・・・
・・通信回路、16・・・・・・記録装置、16・・・
・・・キーボード、17・・・・・・入力装置。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 ユニット エ            ユニット11 
                  2層缶−計二

Claims (2)

    【特許請求の範囲】
  1. (1)各種の演算機能を行なうマイクロプロセッサ−と
    、そのマイクロプロセッサ−が動作及び及び処理をする
    ための読み出し専用メモリーと、読み書き可能なメモリ
    ーと1画像表示のための画像メモリーと、他の画像表示
    装置との通信回路と、それの通信制御回路と、入力ある
    いは出力機器とのインターフェイスを具備した複数の画
    像表示装置を具備し、かつその中の単一の画像表示装置
    は、各画像表示装置の画像メモリーに必要な信号を供給
    するための表示アドレス発生回路と、画像メモリーに対
    するマイクロプロセッサ−の読み書き期間と表示期間の
    競合をさけるためのタイミング発生回路と、画像メモリ
    ーから出力されるデータを画像表示部が必要とする並列
    もしくは直列データに置換する回路と、その置換された
    データに色付は及び表示の有無2ページ を制御する回路と、複数の画像メモリーから出力される
    データを単一の画像表示手段に合成するための制御回路
    と、画像メモリーとディスプレーの同期をとるための水
    平及び垂直同期信号発生回路を含めて成り、各画像表示
    装置が表示及び入力あるいは出力機器とのデータの授受
    に関する処理を役割分担し、各画像表示装置から出力さ
    れる画像データを単一のディη°レイ上に合成表示する
    ように構成したことを特徴とする複合画像表示装置。
  2. (2)複数の画像表示装置の中の単一もしくは複数の画
    像表示装置のマイクロプロセッサ−は、内部の表示及び
    制御処理を行ないつつ、所要時には多の画像表示装置内
    の画像メモリーから直接表示データを読み取りもしくは
    書き込妙ができるように構成されている事を特徴とする
    特許請求の範囲第(1)項記載の複合画像表示装置。
JP57089116A 1982-05-26 1982-05-26 複合画像表示装置 Pending JPS58205810A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57089116A JPS58205810A (ja) 1982-05-26 1982-05-26 複合画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57089116A JPS58205810A (ja) 1982-05-26 1982-05-26 複合画像表示装置

Publications (1)

Publication Number Publication Date
JPS58205810A true JPS58205810A (ja) 1983-11-30

Family

ID=13961919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57089116A Pending JPS58205810A (ja) 1982-05-26 1982-05-26 複合画像表示装置

Country Status (1)

Country Link
JP (1) JPS58205810A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62275289A (ja) * 1986-05-22 1987-11-30 三菱電機株式会社 デイスプレイ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62275289A (ja) * 1986-05-22 1987-11-30 三菱電機株式会社 デイスプレイ装置

Similar Documents

Publication Publication Date Title
EP0095618B1 (en) Memory system
US5299309A (en) Fast graphics control system capable of simultaneously storing and executing graphics commands
JPH0230512B2 (ja)
JPS58205810A (ja) 複合画像表示装置
JPS59178487A (ja) デイスプレイ装置
JPS61147292A (ja) マルチウインドウ制御方式
JPH06149533A (ja) 表示領域外セグメントの描画処理を削減したセグメント高速描画方式
JP2757337B2 (ja) マルチウインド表示装置
JP2965299B2 (ja) ナビゲーション装置
JPH0588838A (ja) マルチウインドウ表示装置
JPH02171843A (ja) インターフェース装置
JPS63245716A (ja) マルチウインドウ表示装置
JPS6037594A (ja) Crt表示装置
JPS62172475A (ja) 画像表示装置
JPH0215355A (ja) コンピュータ表示システム
JP2998417B2 (ja) マルチメディア情報処理装置
JPS61255474A (ja) ビデオramデ−タ転送処理方式
JPH0253797B2 (ja)
JPS6115450B2 (ja)
JPH077254B2 (ja) ビットマップディスプレイ管理方式
JPH0612368A (ja) 高精細画像処理装置
JPS6214194A (ja) ビツトマツプム−バ−
JPS6059385A (ja) 画像表示装置
JPS54118735A (en) Process state display method
JPS617175U (ja) 画像表示装置