JPS62275289A - デイスプレイ装置 - Google Patents

デイスプレイ装置

Info

Publication number
JPS62275289A
JPS62275289A JP61119510A JP11951086A JPS62275289A JP S62275289 A JPS62275289 A JP S62275289A JP 61119510 A JP61119510 A JP 61119510A JP 11951086 A JP11951086 A JP 11951086A JP S62275289 A JPS62275289 A JP S62275289A
Authority
JP
Japan
Prior art keywords
display
image
circuit
memory
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61119510A
Other languages
English (en)
Inventor
光憲 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61119510A priority Critical patent/JPS62275289A/ja
Publication of JPS62275289A publication Critical patent/JPS62275289A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 [産業上の利用分野コ この発明は、固定画と可変画とを合成して画面を表示す
るCRTディスプレイ等に用いて好適のディスプレイ装
置に関するものである。
[従来の技術] 一般に、第2図に示すような表示画面S、をディスプレ
イが表示している場合、その表示画面S。
は、第3図に示す時間的に表示情報が変化しない固定画
面S2と、第4図に示すデータ表示のような時間的に表
示情報が変化する可変画面S、との合成画として表示さ
れる。なお、第2,4図において’x、xx”等は時間
的に変化する数値を表わしている。
第5図は固定画と可変画とを合成して表示する従来のデ
ィスプレイ装rを示すブロック図であり。
図において、IAはディスプレイ制御回路としてのCR
Tコントローラ、2 +:i CRTコン1〜ローラI
Aにより表示状態を制御されて画像を表示するためのC
RTディスプレイ、3はCRTコントローラ1Aヘデー
タや制御信号を久方する端末機器の1つとしてのキーボ
ード、4は中央演算処理装置(以下CPUと呼ぶ)、5
は種々の固定画を記憶する画面メモリ、13は固定画あ
るいは可変画を描画するための描画回路、14は描画回
路13がらの固定画および可変画をそれぞれ描画して記
憶し上記の固定画と可変画とを合成しうるに示用メモリ
、15は表示用メモリ14に記憶された合成画をCRT
ディスプレイ2に表示させるための表示回路、16はキ
ーボード3とCPU4との間に介装されるインタフェイ
ス部であり、CRTコントローラIAは、CPU4.画
面メモリ5.描画回路139表示用メモリ142表示回
路15およびインタフェース部16から構成される。
次にI’)1作について説明する。固定画と可変画との
合成表示を行なう場合、キーボード3により希望する画
面を選択すると、CPU4は、該当する固定画を画面メ
モリ5から読み出し、その固定画を描画回路13により
表示用メモリ14に描画し記憶させる。ついで、表示回
路15が1表示用メモリ14に記憶された固定画をCR
Tディスプレイ2に表示する。
一方1時間的に変化する可変画として表示されるべきデ
ータは1図示しない他の装置により収集され、図示しな
いインタフェイス部等を介し描画回路13に入力される
。そして、CPU4は、描画回路13により上記データ
を可変画として表示用メモリ14に描画し記憶させて、
上記固定画の上に可変画を重ね描きし、固定画と可変画
との合成が行なわれる。
その後、表示回路15により表示用メモリ14における
合成画がCRTディスプレイ2に表示される。
また、上述のようにして、ある画面が表示されている状
態で、表示画面を切り換えるべく、キーボード3により
他の画面を選択すると、CPU4は、再び該当する固定
画を画面メモリ5から引き出し、新たな固定画を描画回
路13により表示用メモリ14に描画して記憶させ、固
定画の描き換えを行なう。さらに、上述と同様にして、
可変画を表示用メモリ14に描画した後、表示回路15
が合成画をCRTディスプレイ2に表示する。
なお、表示データ等の可変画の時間的更新は、CPU4
が、図示しない他の装置により収集されて入力されるデ
ータを、上記と同様にして、描画回路13により表示用
メモリ14に描画することにより行なわれている。
〔発明が解決しようとする問題点コ しかしながら、このような従来のディスプレイ装置では
、1組の描画回路131表示用メモリ14により固定画
と可変画との描画合成を行ないながら表示回路15によ
り合成画のCRTディスプレイ2への表示を行なってい
るので、固定画の描画/表示動作と可変画の描画/表示
動作とを別個独立に並行して行なうことができない。し
たがって、画面選択の度に固定画を表示用メモリ14に
描画しなければならず、画面選択してからCRTディス
プレイ2に合成画を表示するまでの時間が長くなり、画
面切換や画面更新の速度が遅くなるなどの問題点があっ
た。
この発明は上記のような問題点を解消するためになされ
たもので、固定画の描画/表示動作と可変画の描画/表
示動作とを別個独立に並行して行なえるようにして1画
面選択から画面表示までの画面切換の時間を高速化でき
るとともに1画面更新の速度も高速化できるようにした
、ディスプレイ装置を得ることを目的とする。
[問題点を解決するための手段] この発明に係るディスプレイ装置は、そのディスプレイ
制御回路を、固定画用の描画回路、メモリおよび表示回
路から成る固定画制御部と、可変画用の描画回路、メモ
リおよび表示回路から成る可変画制御部とをそなえて構
成するようにしたものである。
[作   用コ この発明におけるディスプレイ装置では、画面選択され
る前に複数の固定画が固定画用描画回路により固定画用
メモリに描画記憶されるほか、可変画は固定画とは別個
に可変画用描画回路により可変画用メモリに描画記憶さ
れる。そして、固定画用描画回路および可変画用描画回
路によりそJしぞれ固定画および可変画を各メモリに描
画し記憶させたのち、各メモリから固定画および可変画
の情報を引き出され合成された画像がディスプレイに表
示される。すなわち、固定画の描画/表示動作と可変画
の描画/表示動作とを別個独立に並行して行なわれる。
[9!明の実施例コ 以下、この発明の一実施例を図について説明する。1は
はディスプレイ制御回路としてのCRTコントローラ、
2はCRTコントローラ1により表示状態を制御されて
画像を表示するためのCRTディスプレイ、3はCRT
コントローラ1ヘデータや制御信号を人力する端末機器
の1つとしてのキーボード、4は中央処理装置(CPU
)、5は種々の固定画を記憶する画面メモリ、6は固定
画を描画するための固定画用描画回路、7は固定画用描
画回路6により複数の固定画を描画されて記憶しうる固
定画用メモリ、8は固定画用メモリ7に記憶された固定
画をミキシング回vr12を介しc r< Tディスプ
レイ2に表示するための固定画用表示回路である。
また、9は可変画を描画するための可変画用描画回路、
10は可変画用描画回路9により可変画を描画されて記
憶しつる可変画用メモリ、11は可変画用メモリ1oに
記憶された可変画をミキシング回路12を介しCRTデ
ィスプレイ2に表示するための可変画用表示回路、12
は固定画用表示回路8および可変画用表示回路11から
それぞれ入力される固定画および可変画を合成しCRT
ディスプレイ2に出力するミキシング回路、16はキー
ボード3とCI) U 4との間に介装されるインタフ
ェイス部である。
そして、17は固定画用描画回路6.固定画用メモリ7
および固定画用メモリg8から成る固定画制御部、18
は可変画用描画回路9.可変画用メモリ10および可変
画用表示回路11から成る可変画制御部であり、ディス
プレイ制御回路としてのCRTコントローラ1は、CP
U4.画面メモリ5.ミキシング回路12.固定画制御
部17゜可変画制御部18などから構成される。
次に動作について説明する。まず1本装置を動作スター
トさせると、CPU4は、画面メモリ5から複数の固定
画を引き出し、これらの固定画を固定画用描画回路6に
より固定画用メモリ7に描画し記憶させる。次に、キー
ボード3により希望する画面を選択すると、CPU4は
、該当する固定画を固定画用メモリ7から選択し、その
固定画を固定画用表示回路8によりミキシング回路12
を介しCRTディスプレイ2に表示する。
一方、時間的に変化する可変画として表示されるへきデ
ータは1図示しない他の装置により収集され、図示しな
いインタフェイス部等を介し可変画用描画回路9に入力
される。そして、CPU4は、可変画用描画回路9によ
り上記データを可変画として可変画用メモリ10に描画
し記憶させた後、その可変画を可変画用表示1!11路
11によりミキシング回路12で上記固定画と合成し2
合成画をCRTディスプレイ2に表示する。
また、上述のようにして、ある画面が表示されている状
態で、表示画面を切り換えるへく、キーポー1へ3によ
り他の画面を選択すると、CPU4が、該当する固定画
を固定画用メモリ7から選択するだけで、その固定画が
固定画用表示回路8によりミキシング回路12を介しC
RTディスジ112表示され、画面切換が行なわれるの
である。
さらに、表示データ等の画面更新中にウィン1−ウ表示
等の固定画を変更する場合には、CPU4が固定画の変
更を固定画用描画回路6に指示し、同固定画用描画回路
6が固定画用メモリ7にてウィンドウ表示等の固定画変
更を行なう。その間、表示データ等の画面更新もCPU
4が可変画用描画回路9に指示し、同可変画用描画回路
9が可変画用メモリ10にて表示データ等の画面更新を
続行する。このとき、固定画用描画回路6と可変画用描
画回路9とは別個独立に並行して動作している。
このように、本実施例のディスプレイ装置では。
固定画の描画/表示動作と可変画の描画7表承り」作と
を別個独立に推行して行なわれるほか、画面選択する前
に複数の固定画を固定画用メモリ7に描画記憶させるこ
とができるので1画面更新の速度が高速化されるととも
に、画面選択から画面表示までの画面切換の時間が大幅
に短縮されるのである。
なお、上記実施例では画面メモリ5から;I政の固定画
を引き出す場合を説明したが、この画面メモリ5に他の
装置からの画面情報をローディングするようにしてもよ
く、この場合も上記実施例と同様の効果を奏する。
また、上記実施例ではディスプレイとしてCRTディス
プレイ2を用いているが、液晶表示式等の他種のディス
プレイを用いてもよく、上記実施例と同様の効果を奏す
る。
[発明の効果コ 以上のように、この発明によれば、固定画用の描画回路
、メモリおよび表示回路から成る固定画制御部と、可変
画用の描画回路、メモリおよび表示回路から成る可変画
制御部とをそなえてディスプレイ制御回路を箭成したの
で、固定画の描画/表示動作と可変画の描画/表示動作
とを別個独立に並行して行なえるとともに、面選択する
前に複数の固定画を固定画用メモリに描画記憶させるこ
とができ、画面更新と画面切換とに要する時間を大幅に
短縮できる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるディスプレイ装置を
示すブロック図であり、第2〜4図はいずれも表示画面
での表示状態を説明するための模式図であり、第5図は
従来のディスプレイ装置を示すブロック図である。 図において、1−ディスプレイ制御回路としてのCRT
コントローラ、2−・−ディスプレイとしてのCRTデ
ィスプレイ、6・−固定画用描画回路、7・−固定画用
メモリ、8− 固定画用表示回路、9−・可変画用描画
回路、10−可変画用メモリ、!1−可変画用表示回路
、17−・固定画制御部、18−可変画制御部。 なお、図中、同一の符号は同一、又は相当部分を示して
いる。

Claims (1)

    【特許請求の範囲】
  1. 画像を表示するデイスプレイと、同デイスプレイでの表
    示状態を制御するデイスプレイ制御回路とをそなえ、固
    定画の描画/表示動作と可変画の描画/表示動作とを別
    個独立に並行して行なうべく、上記デイスプレイ制御回
    路が、固定画用の描画回路、メモリおよび表示回路から
    成る固定画制御部と、可変画用の描画回路、メモリおよ
    び表示回路から成る可変画制御部とをそなえて構成され
    たことを特徴とするデイスプレイ装置。
JP61119510A 1986-05-22 1986-05-22 デイスプレイ装置 Pending JPS62275289A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61119510A JPS62275289A (ja) 1986-05-22 1986-05-22 デイスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61119510A JPS62275289A (ja) 1986-05-22 1986-05-22 デイスプレイ装置

Publications (1)

Publication Number Publication Date
JPS62275289A true JPS62275289A (ja) 1987-11-30

Family

ID=14763048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61119510A Pending JPS62275289A (ja) 1986-05-22 1986-05-22 デイスプレイ装置

Country Status (1)

Country Link
JP (1) JPS62275289A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58205810A (ja) * 1982-05-26 1983-11-30 Matsushita Electric Ind Co Ltd 複合画像表示装置
JPS5983454A (ja) * 1982-11-05 1984-05-14 Fuji Xerox Co Ltd フオ−ムパタ−ン発生装置
JPS60205485A (ja) * 1984-03-29 1985-10-17 日本電気株式会社 フオ−ムデ−タ記憶方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58205810A (ja) * 1982-05-26 1983-11-30 Matsushita Electric Ind Co Ltd 複合画像表示装置
JPS5983454A (ja) * 1982-11-05 1984-05-14 Fuji Xerox Co Ltd フオ−ムパタ−ン発生装置
JPS60205485A (ja) * 1984-03-29 1985-10-17 日本電気株式会社 フオ−ムデ−タ記憶方式

Similar Documents

Publication Publication Date Title
JP2506120B2 (ja) 画像表示方法
JPS62275289A (ja) デイスプレイ装置
US5642124A (en) Image processing system
JP3177274B2 (ja) 情報処理装置
JP2000235447A (ja) 表示制御装置及び記憶媒体
JPS6177979A (ja) 表示制御方法
JPH03256116A (ja) 情報処理装置及びメニュー表示方法
JPH08212044A (ja) 端末間画面同期表示方法および装置
JP2624209B2 (ja) Posターミナル装置
JPH0722910Y2 (ja) 通信機の表示装置
JPH11146273A (ja) 映像切替装置
JP2769005B2 (ja) X線制御装置
JPS62186289A (ja) 表示制御装置
JP3093228B2 (ja) 画像処理装置およびその方法
JPH0464124A (ja) 画像モニタ方式
JPH0561958A (ja) 画面エデイタのズーム方式
JPH0567955B2 (ja)
JPH0224713A (ja) マルチウインドウ制御情報管理装置
JPH01105994A (ja) 仮想画面の状態表示方式
JPH02205917A (ja) 表示制御装置
JPH07191953A (ja) 画像表示用ワンチップマイクロコンピュータ
JPH07295719A (ja) 多項目入力装置
JPH03261993A (ja) マルチウィンドウの選択方式
JPH02214331A (ja) 情報処理装置
JPH07168539A (ja) 液晶ディスプレイ装置