JPS61255474A - ビデオｒａｍデ−タ転送処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 アクセス単位がｎｐビットの主メモリと表示画像の１ド
ツトに対して１ビットの画像データが対応づけられるビ
デオＲＡＭとの間のデータ転送処理方式において、デー
タ転送経路上に演算部をもうけ、上記ビデオＲＡＭに対
するアクセス単位をｐビットとなるように処理すると共
に、当該ｐヒツト内の任意の１ビットに対して加工処理
を行い得るようにし、ハードウェア構成を簡潔化すると
共に、高速処理を可能にすることが開示されている。

〔産業上の利用分野〕

本発明は、ビデオＲＡＭデータ転送処理方式。

特に主メモリとビデオＲＡＭとの間のデータ転送に当っ
てのハードウェア量を簡潔化すると共に。

１ビット単位でのデータ加工処理を行い得るにも拘らず
処理速度が非所望に増大しないようにしたビデオＲＡＭ
データ転送処理方式に関するものである。

〔従来の技術〕

従来から、第６図に示されるように、ＲＧＢの各原色に
対応するビデオＲＡＭ２−０ないし２−２をそなえ、主
メモリ１との間でデータ送受を行うことが行われている
。第６図図示の場合では。

ＤＭＡ転送制御部３が介在しており、転送すべき位置合
わせを行ってＤＭＡ転送制御部３が主メモリ１とビデオ
ＲＡＭ２との両者に対してアクセス・アドレスを供給す
るようにされている。

この場合、主メモリ１のアクセス単位は１語１６ビット
（ｎ＝４．ｐ＝４）であることから、ビデオＲＡＭ２−
０．２−１．１−２に対するアクセス単位も１６ビット
とされている。

また第６図図示の如き１語を単位とする処理に対して、
よりきめ細かい処理を可能にするように。

ビデオＲＡＭ２−０や２−１や２−２に対するアクセス
単位を１ビットとすることも考慮される。

〔発明が解決しようとする問題点〕

従来、上記の如き構成が考慮されるが、第６図図示の如
くビデオＲＡＭ２に対するアクセス単位が１６ビットで
ある場合には、ビデオＲＡＭ２をアクセスする回数が比
較的少なくて済む利点をもつが２表示画像の１６ビット
分をひとかたまりの単位として取扱うこととなり、きめ
細かい処理を行う必要がある場合には不十分である。ま
た上述の〔従来の技術〕の欄の末尾に述べた如く１ビッ
トを単位としてビデオＲＡＭ２に対するリード／ライト
処理を行うようにしようとすると、ハードウェア量が大
となると共にビデオＲＡＭに対するアクセス回数が増大
することとなる。

〔問題点を解決するための手段〕

本発明は、上記の点を解決するものであり、第６図図示
の構成の場合で言えば、主メモリ１との間で１６ビット
単位の転送を行うと共に、ビデオＲＡＭ２との間でデジ
ット（４ビット）単位の転送を行うようにし、この際に
デジット内の任意の１ビットに対する加工処理を可能に
している。

第１図は本発明の原理ブロック図を示す。図中の符号１
は主メモリ、２はビデオＲＡＭ、３はＤＭＡ転送制御部
、４は演算部を表わしている。

〔作用〕

ＤＭＡ転送制御部３は、転送すべき位置を主メモリ１上
とビデオＲＡＭ２−ｉ上とで合わせた上で、主メモリ１
とビデオＲＡＭ２−ｉとの夫々に対してアクセス・アド
レスを発する。

これに対応して１例えば、主メモリ１においては１６ビ
ットを単位としてデータが読出されるようになり、ビデ
オＲＡＭ２−ｉにおいては４ビットを単位としてデータ
が書込まれるようになる。

このとき演算部４においては、転送さｈてきた１６ビッ
トのデータを４ビットずつに区分して。

上記の如くビデオＲＡＭ２−ｉに供給して書込みが行わ
れるようにするが１合わせてこのときＤＭＡ転送制御部
３からの指示に対応して、ビデオＲＡＭ２−ｉに転送す
る夫々の４ドツト分のデータについて、任意の１ビット
に対して例えば間引きを行うなどの加工処理を行い得る
ようにしている。

このために１画像の４ドツト分を単位としてビデオＲＡ
Ｍにリード／ライトするが、当日亥４ドツト分のうちの
任意の１ドツトを加工処理することが可能となる。

〔実施例〕

第２図は本発明の一実施例ブロック図を示し。

図中の符号１，２，３．４は第１図に対応している。ま
た５は主メモリ・アドレス指定部、６はビデオＲＡＭア
ドレス指定部、７はタイミング制御回路部を表わす。更
に８はマルチプレクサ、９は演算回路、１０はセパレー
タ、１１はラッチを表わしている。

マルチプレクサ８は、主メモリ１から転送されてきた１
６ビット分のデータを−Ｈセットした上で、４ドツト分
を単位として演算回路９側にわたすようにする。このと
きＤＭＡ転送制御部３からの指示にもとづいて、４ビッ
トのうちの任意の１つ以上のビットの送出を行わないよ
うにすることができるようにされている。演算回路９は
送られてきた４ドツト以内のデータの任意の１つ以上に
ついて例えばビット反転などの演算をほどこすことがで
きるようにされている。

またセパレータ１０は、ビデオＲＡＭ２側から送られて
くる４ビットのデータについて任意の１つ以上のビット
のかたまりに分解し、複数個のデジットにわたって組合
わせ、主メモリ１に対する書込みデータを生成する。ラ
ッチ１１は当該書込みデータを一時保持する。

第３図は転送指示の態様を説明する説明図である。第２
図などで図示を省略しているが９図示しないホスト・プ
ロセッサからの次のような指定によりＤＭＡ転送を起動
できるようになっている。

即ち。

（ｉ）主メモリ１上の転送開始位置（図示ので示すアド
レス位置）。

（ｉｉ　）ビデオＲＡＭ２−ｉ上の転送領域の左上端（
図示■で示すアドレス）。

（ｉｉｉ　）ビデオＲＡＭ２−を上の転送幅（図示■で
示す幅□デジット単位で与えられる）。

（ｉｖ）ビデオＲＡＭ２−ｉ上の転送ライン数（図示■
で示す高さ一ドツト単位で与えら れる）。

（ｖ）データ加工モードの指定（例えば、第５図に後述
する如き加工態様の指定）。

が与えられ、ＤＭＡ転送を起動できるようにされている
。

第４図は転送時のタイムチャートを示している。

図の場合２本来水平方向に連続する図を上下に折返して
示している。

全上記ビデオＲＡＭ２−ｉ上の転送幅（図示■）として
１４デジツトが指示されたものとする。

この場合、第４図図示タイミングＴ０において主メモリ
１から１６ビット（４デジット分）が読出されてきて２
図示タイミングＴ　＋　、　Ｔ　ｚ、　Ｔ　ｘ、　Ｔ　
４においてビデオＲＡＭ２−ｉ上に書込まれる。このと
き、デジット・カウンタが用意されていて、ビデオＲＡ
Ｍ側へ未転送のデジット数を表示している。そして、当
該カウンタのイ直が「０」となるとき、主メモリ１に対
するアクセスが行われる。

図示タイミングＴＩＳの時点において上述の如く主メモ
リ１に対するアクセスが行われるが、上記指示された転
送幅■からみて残り２デジット分であることから、デジ
ット・カウンタには値「２」がプリセットされる形とな
る。そして、この場合においてデジット・カウンタの値
が「０」となったときには１次の書込みに当ってはビデ
オＲＡＭ２−ｉ上で次のラインに対するものとなるよう
にされる。

第５図は間引き転送を行う場合の態様を説明する説明図
を示す。

図示の「通常」の欄に示される態様は、主メモリ１から
送られてきた１６ビット（４デジット分）のデータが＃
０ビットないし＃３ビット、＃４ビットないし＃７ビッ
ト、＃８ビットないし＃１１ビット、＃１２ビットない
し＃１５ビットの如く、いわば送られてきたままの形で
４つに区分されて書込まれる状態を表わしている。

図示の「３／４間引き」の欄に示される態様は。

主メモリ１から送られてきた１６ビットを４区分した末
尾のビット（即ち＃３ビット、＃７ビット。

＃１１ビット、＃１５ビット）を削除した上で。

デジット単位に組上げて書込まれる態様を表わしている
。

図示の「１７２間引き」の欄に示される態様は。

主メモリ１から送られてきた１６ビットを４区分した第
２番目ビットと第４番目ビットとを削除した上で、デジ
ット単位に組上げて書込まれる態様を表わしている。

図示「１／４間引き」の欄に示される態様は。

主メモリ１から送られてきた１６ビットを４区分した先
頭のビットのみを取上げてデジット単位に組上げて書込
まれる態様を表わしている。

〔発明の効果〕

以上説明した如く２本発明によれば、１語１６ビットを
単位として処理する方式にくらべて十分にきめ細かい処
理を行い得ると共に、１ピントを単位としてビデオＲＡ
Ｍをリード／ライトする方式にくらべてビデオＲＡＭア
クセス回数が十分に少なくて済みかつハードウェア量が
大きく削減できる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の一
実施例ブロック図、第３図は転送指示の態様を説明する
説明図、第４図は転送時のタイムチャート、第５図は間
引き転送を行う場合の態様を説明する説明図、第６図は
従来例を示す図である。 図中、１は主メモリ、２はビデオＲＡＭ、３はＤＭＡ転
送制御部、４は演算部を表わす。 特許出願人　　　パナファコム株式会社代理人弁理士　
　森　１）　寛（外１名）第　１［！１ 膚−Ｈ１仔リフ・・ロー／２図 第　２　図 第　５　ロ イ之４岨４多り 第　６　図

Claims (1)

1. 【特許請求の範囲】 表示画像の１ドットに対応して１ビットの画像データが
   対応づけられるビデオＲＡＭ（２−ｉ）をそなえると共
   に、当該ビデオＲＡＭ（２−ｉ）に対する書込みデータ
   を供給しかつビデオＲＡＭ（２−ｉ）からの読出しデー
   タを受取って自己内に書込む主メモリ（１）をそなえ、
   上記ビデオＲＡＭ（２−ｉ）と上記主メモリ（１）との
   間でデータの転送を行うビデオＲＡＭデータ転送処理方
   式において、 上記主メモリ（１）に対するアクセス・アドレスを供給
   すると共に上記ビデオＲＡＭ（２−ｉ）に対するアクセ
   ス・アドレスを供給する転送制御部（３）と、 上記主メモリ（１）と上記ビデオＲＡＭ（２−ｉ）との
   間のデータ転送経路上にもうけられて、上記転送制御部
   （３）からの指示にもとづいて、上記転送されるデータ
   に対して処理を行う演算部（４）とをもうけ、 当該演算部（４）は、上記ビデオＲＡＭ（２−ｉ）との
   間のデータ転送をｐビット分を１単位としてｎ回実行す
   ることに対応して、上記主メモリ（１）との間のデータ
   転送をｎｐビット分を１単位として１国実行するよう構
   成され、かつ 当該演算部（４）は、上記ビデオＲＡＭ（２−ｉ）に対
   する１回分ｐビットの書込みデータの各ビットについて
   １ビット単位で加工処理を行うことのできるマルチプレ
   クサ（８）をそなえ、 データ転送の間に１ビット単位でデータを加工処理する
   ようにした ことを特徴とするビデオＲＡＭデータ転送処理方式。