JPS6037594A - Ｃｒｔ表示装置 - Google Patents
Ｃｒｔ表示装置Info
- Publication number
- JPS6037594A JPS6037594A JP58145847A JP14584783A JPS6037594A JP S6037594 A JPS6037594 A JP S6037594A JP 58145847 A JP58145847 A JP 58145847A JP 14584783 A JP14584783 A JP 14584783A JP S6037594 A JPS6037594 A JP S6037594A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- control section
- control unit
- dma
- dma transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の技術分野〉
この発明は情報処理装置に於ける周辺装置及び端末装置
として使用されるＣＲＴ表示装置に関するものである。
として使用されるＣＲＴ表示装置に関するものである。
〈従来技術〉
従来のこの種のＣＲＴ表示装置は第１図に示すようなブ
ロックで構成されていた。マイクロプロセッサ１は割込
制御、ＤＭＡ （メモリ直接アクセス）制御機能を有す
るマイクロプログラム実行部であり、メモリ２はマイク
ロプログラム及びデータの格納部であシ、インタフェー
ス制御部３は上位装置とのインタフェースを制御する部
分である。
ロックで構成されていた。マイクロプロセッサ１は割込
制御、ＤＭＡ （メモリ直接アクセス）制御機能を有す
るマイクロプログラム実行部であり、メモリ２はマイク
ロプログラム及びデータの格納部であシ、インタフェー
ス制御部３は上位装置とのインタフェースを制御する部
分である。
／ＱＮ
１）ＭＡ制御部４はリフレッシュ制御部５からのＤＭＡ
要求を受け付け、マイクロプロセッサ１に・ぐヌ使用要
求を行なう。−イクらプロセッサ１は・ぐス使用要求を
受けつけるとパスラインを開放し、ｒ）ＭＡ制御部４に
対してパス使用許可を与える。
要求を受け付け、マイクロプロセッサ１に・ぐヌ使用要
求を行なう。−イクらプロセッサ１は・ぐス使用要求を
受けつけるとパスラインを開放し、ｒ）ＭＡ制御部４に
対してパス使用許可を与える。
ＤＭＡ制御部４はマイクロプロセッサ１からのバス使用
許可を受け付けると、メモリ２内に存在する画面パラ２
アとリフレッシュ制御部５との間のＤＭＡ転送を実現す
るようパスラインを制御する。
許可を受け付けると、メモリ２内に存在する画面パラ２
アとリフレッシュ制御部５との間のＤＭＡ転送を実現す
るようパスラインを制御する。
今、Ｍ文字／行×Ｎ行／画面のＣＲＴ表示を実現しよう
とした場合、メモリ２の町にＭＸＮ文字分の容量を画面
・ぐッフ了として用意する。リフレッシ−制御部５は２
行分のバッファを有１７ており、ｎ行目を表示している
時に、ｎ＋１行目の表示情報がＤＭＡ転送にてメモリ２
上の画面・ぐツファよりリフレッシ−制御部５に転送さ
れる。即ちリフレッシュ制御部５はｎ＋１行目の表示情
報を受信しながら、一方でｎ行目の表示情報を文字クロ
ックに同期して１文字づつ出力する。更に帰線期間を示
す信号、即ち映像停止信号によって偏向信号制御部７を
制御してＣＲＴ表示部８に偏向信号を与える０ このようにしてメモリ２内の画面バッファに格納された
表示情報は順次読み出されて映像信号制御部６に於て映
像信号に変換され、ＣＲＴ表示部８に送られ、偏向信号
制御部７より与えられる偏向信号によって偏向制御され
、ＣＲＴ表示部８の表示スクリーン上に画面表示される
。
とした場合、メモリ２の町にＭＸＮ文字分の容量を画面
・ぐッフ了として用意する。リフレッシ−制御部５は２
行分のバッファを有１７ており、ｎ行目を表示している
時に、ｎ＋１行目の表示情報がＤＭＡ転送にてメモリ２
上の画面・ぐツファよりリフレッシ−制御部５に転送さ
れる。即ちリフレッシュ制御部５はｎ＋１行目の表示情
報を受信しながら、一方でｎ行目の表示情報を文字クロ
ックに同期して１文字づつ出力する。更に帰線期間を示
す信号、即ち映像停止信号によって偏向信号制御部７を
制御してＣＲＴ表示部８に偏向信号を与える０ このようにしてメモリ２内の画面バッファに格納された
表示情報は順次読み出されて映像信号制御部６に於て映
像信号に変換され、ＣＲＴ表示部８に送られ、偏向信号
制御部７より与えられる偏向信号によって偏向制御され
、ＣＲＴ表示部８の表示スクリーン上に画面表示される
。
以上説明したように、従来技術に於てはＣＲＴ画面再生
の為のメモリ内の画面・ぐッファからリフレッシュ制御
部５へのＤＭＡ転送の為に、マイクロプロセッサパスを
大部分の時間占有してしまい、その間マイクロプログラ
ムの実行が不可能であるという欠点があった。
の為のメモリ内の画面・ぐッファからリフレッシュ制御
部５へのＤＭＡ転送の為に、マイクロプロセッサパスを
大部分の時間占有してしまい、その間マイクロプログラ
ムの実行が不可能であるという欠点があった。
〈発明の目的〉
この発明の目的は、メモリ上の画面バッファと同一アド
レスを有し、マイクロプロセッサパスからは書き込みの
み可能とした画面バッファを独立して用意し、更に、画
面再生の為のＤＭＡ転送時のみ画面バッファ及びリフレ
ッシュ制御部をマイクロプロセッサパスから切シ離し、
マイクロプロセッサパスを占有することなく画面再生の
為のＤＭＡ転送を可能とすることによって上記欠点を除
去し、マイクロプログラムの実行効率を向上させたＣＲ
Ｔ表示装置を提供することにある。
レスを有し、マイクロプロセッサパスからは書き込みの
み可能とした画面バッファを独立して用意し、更に、画
面再生の為のＤＭＡ転送時のみ画面バッファ及びリフレ
ッシュ制御部をマイクロプロセッサパスから切シ離し、
マイクロプロセッサパスを占有することなく画面再生の
為のＤＭＡ転送を可能とすることによって上記欠点を除
去し、マイクロプログラムの実行効率を向上させたＣＲ
Ｔ表示装置を提供することにある。
〈発明の概跣〉
メモリの一部分と同一アドレスを有し、マイクロプログ
ラムによって書き込みのみ可能な画面表示情報格納用画
面バッファと、雪の画面・クソファに格納された画面表
示情報をＤＭＡ転送によって受信し、画面表示を制御す
るりフレツシー制御部と、これら画面バッファとリフレ
ッシュ制御部との間のＤＭＡ転送を制御するＤＭＡ制御
部と、そのＤＭＡ転送時、画面バッファ及びリフレッシ
ュ制御部をマイクロプロセッサパスから切シ離す第１及
び第２の切離制御部と、ＤＭＡ転送中であることをマイ
クロプロセッサに知らせるＤＭＡ転送中報告手段とでＣ
ＲＴ表示制御部を構成し、マイクロプロセッサ・ぐスを
占有することなく、ＣＲＴの画面再生制御を行う０ （５） 〈実施例〉 次にこの発明の一実施例を図面を参照して説明する。
ラムによって書き込みのみ可能な画面表示情報格納用画
面バッファと、雪の画面・クソファに格納された画面表
示情報をＤＭＡ転送によって受信し、画面表示を制御す
るりフレツシー制御部と、これら画面バッファとリフレ
ッシュ制御部との間のＤＭＡ転送を制御するＤＭＡ制御
部と、そのＤＭＡ転送時、画面バッファ及びリフレッシ
ュ制御部をマイクロプロセッサパスから切シ離す第１及
び第２の切離制御部と、ＤＭＡ転送中であることをマイ
クロプロセッサに知らせるＤＭＡ転送中報告手段とでＣ
ＲＴ表示制御部を構成し、マイクロプロセッサ・ぐスを
占有することなく、ＣＲＴの画面再生制御を行う０ （５） 〈実施例〉 次にこの発明の一実施例を図面を参照して説明する。
第２図はこの発明を用いたＣＲＴ表示装置の一実施例の
ブロック図である。
ブロック図である。
マイクロプロセッサ１は割込制御機能を有するマイクロ
プログラム実行部であり、メモリ２はマイクロプログラ
ム及びデータの格納部であり、インタフェース制御部３
は上位装置とのインタフェースを制御する部分である。
プログラム実行部であり、メモリ２はマイクロプログラ
ム及びデータの格納部であり、インタフェース制御部３
は上位装置とのインタフェースを制御する部分である。
ＤＭＡ制御部４はリフレッシュ制御部５からのＤＭＡ要
求を受け付け、第１ ＢＵＳ切離制御部１０及び第２
ＢＵＳ切離制御部１１を制御することによって、画面バ
ッファ９及びリフレッシュ制御部５をマイクロプロセッ
サパスから切シ離し、画面・ぐツファ９とリフレッシュ
制御部５との間のＤＭＡ転送を制御する。更にＤＭＡ許
可信号をリフレッシュ制御部５に与えると同時に、ＤＭ
Ａ転送中であることをマイクロプロセッサ１に知らする
為に割込みをかける。
求を受け付け、第１ ＢＵＳ切離制御部１０及び第２
ＢＵＳ切離制御部１１を制御することによって、画面バ
ッファ９及びリフレッシュ制御部５をマイクロプロセッ
サパスから切シ離し、画面・ぐツファ９とリフレッシュ
制御部５との間のＤＭＡ転送を制御する。更にＤＭＡ許
可信号をリフレッシュ制御部５に与えると同時に、ＤＭ
Ａ転送中であることをマイクロプロセッサ１に知らする
為に割込みをかける。
（６）
画面バッファ９はメモリ２上に用意された両面バッファ
エリアと同一アドレスを有し、マイクロプロセッサパス
からは書き込みのみ可能である。
エリアと同一アドレスを有し、マイクロプロセッサパス
からは書き込みのみ可能である。
即チマイクロプログラムの実行によってメモリ２」二の
画面バッファエリアに画面表示情報が格納される時、同
じ情報が画面バッファ９にも格納される。
画面バッファエリアに画面表示情報が格納される時、同
じ情報が画面バッファ９にも格納される。
今、Ｍ文字／行×Ｎ行／画面のＣＲＴ表示を実現しよう
とした場合、メモリ２の中にＭＸＮ文字分の容量の画面
バッファが用意され、画面バッファ９としてメモリ２上
の画面バッファと同一アドレス、同一容量のメモリが用
意される。リフレッシュ制御部５は２行分のバッファを
有し７ておりｎ行目を表示している時ｎ ＋ １行目の
表示情報がＤＭＡ転送にて画面バッファ９よシ転送され
る。即ち、リフレッシュ制御部５はｎ ＋１行目の表示
情報を受信しながら一方でｎ行目の表示情報を文字クロ
ックに同期して１文字づつ出力する。更に、帰線期間を
示す信号、即ち映像停止信号によって偏向信号制御部７
を制御してＣＲＴ表示部８に偏向信号を与える。
とした場合、メモリ２の中にＭＸＮ文字分の容量の画面
バッファが用意され、画面バッファ９としてメモリ２上
の画面バッファと同一アドレス、同一容量のメモリが用
意される。リフレッシュ制御部５は２行分のバッファを
有し７ておりｎ行目を表示している時ｎ ＋ １行目の
表示情報がＤＭＡ転送にて画面バッファ９よシ転送され
る。即ち、リフレッシュ制御部５はｎ ＋１行目の表示
情報を受信しながら一方でｎ行目の表示情報を文字クロ
ックに同期して１文字づつ出力する。更に、帰線期間を
示す信号、即ち映像停止信号によって偏向信号制御部７
を制御してＣＲＴ表示部８に偏向信号を与える。
今、リフレッシュ制御部５が＋１行目を表示開始しよう
とする時、ｎ ＋１行目の表示情報受信の為に、ＤＭＡ
制御部４に対してＤＭＡ要求を行う。ＤＭＡ制御部４は
ＤＭ、Ａ要求を受け付けると、第１ ＢＵＳ切離制御部
１０及び第２ ＢＵＳ切離制御部１１を制御することに
よって画面バッファ９及びリフレッシ−制御部５をマイ
クロプロセッサパスから切り離し、画面バッファ９にア
ドレスを与えることによって画面バッファ９とリフレッ
シ−制御部５との間のＤＭＡ転送を実行する。ＤＭＡ転
送実行中はマイクロプロセッサ１からの画面バラツブ９
及びリフレッシュ制御部５へのアクセスは不可であり、
このことを割り込みによってマイクロプロセッサ１に報
告する。従って画面バッファ９とリフレッシュ制御部５
との間のＤＭＡ転送中は、マイクロプログラムは画面バ
ッファ９及びリフレッシュ、制御ｓ′５に対するアクセ
スが不可である以外は、通常の処理を実行することがで
きる。
とする時、ｎ ＋１行目の表示情報受信の為に、ＤＭＡ
制御部４に対してＤＭＡ要求を行う。ＤＭＡ制御部４は
ＤＭ、Ａ要求を受け付けると、第１ ＢＵＳ切離制御部
１０及び第２ ＢＵＳ切離制御部１１を制御することに
よって画面バッファ９及びリフレッシ−制御部５をマイ
クロプロセッサパスから切り離し、画面バッファ９にア
ドレスを与えることによって画面バッファ９とリフレッ
シ−制御部５との間のＤＭＡ転送を実行する。ＤＭＡ転
送実行中はマイクロプロセッサ１からの画面バラツブ９
及びリフレッシュ制御部５へのアクセスは不可であり、
このことを割り込みによってマイクロプロセッサ１に報
告する。従って画面バッファ９とリフレッシュ制御部５
との間のＤＭＡ転送中は、マイクロプログラムは画面バ
ッファ９及びリフレッシュ、制御ｓ′５に対するアクセ
スが不可である以外は、通常の処理を実行することがで
きる。
このようにし、て、画面バッファ９に格納された表示情
報は、マイクロプロセッサパスを占有することなく順次
読み出され、映像信号制御部６に於て映像信号に変換さ
れてＣＲＴ表示部８に送られ、偏向信号制御部７より与
えられる偏向信号によって偏向制御され、ＣＲＴ表示部
８の表示スクリーン上に画面表示される。
報は、マイクロプロセッサパスを占有することなく順次
読み出され、映像信号制御部６に於て映像信号に変換さ
れてＣＲＴ表示部８に送られ、偏向信号制御部７より与
えられる偏向信号によって偏向制御され、ＣＲＴ表示部
８の表示スクリーン上に画面表示される。
〈効 果〉
この発明はＵ上説明したように、メモリ上の画面バッフ
ァと同一内容を記憶し、マイクロプロセッサ制御によっ
ては書き込°み゛のみ可能な画面パッファヲＪｊ−備し
、マイクロプロセッサパスを占有することなく、画面再
生の為のＤＭＡ転送を可能とするこトニより、マイクロ
プログラムの実行効率を向上出来るという効果がある。
ァと同一内容を記憶し、マイクロプロセッサ制御によっ
ては書き込°み゛のみ可能な画面パッファヲＪｊ−備し
、マイクロプロセッサパスを占有することなく、画面再
生の為のＤＭＡ転送を可能とするこトニより、マイクロ
プログラムの実行効率を向上出来るという効果がある。
第１図は従来技術でのＣＲＴ表示装置を示すブロック図
、 第２図はこの発明の一実施例であるＣＲＴ表示装置を示
すブロック図である。 ■・・・マイクロプロセッサ、２・・・メモリ、３・・
・インタフェース制御部、４・・・ＤＭＡ制御部、５・
・・リフ／ｎ） レッジ−制御部、６・・・映像信号制御部、７・・・偏
向信号制御部、８・・・ＣＲＴ表示部、９・・・画面バ
ッファ、１０・・・第１ ＢＵＳ切離制御部、１１・・
・第２ ＢＵＳ切離制御部 特許出願人 日本電気株式会社 代 理 人 草 野 卓 （１０）
、 第２図はこの発明の一実施例であるＣＲＴ表示装置を示
すブロック図である。 ■・・・マイクロプロセッサ、２・・・メモリ、３・・
・インタフェース制御部、４・・・ＤＭＡ制御部、５・
・・リフ／ｎ） レッジ−制御部、６・・・映像信号制御部、７・・・偏
向信号制御部、８・・・ＣＲＴ表示部、９・・・画面バ
ッファ、１０・・・第１ ＢＵＳ切離制御部、１１・・
・第２ ＢＵＳ切離制御部 特許出願人 日本電気株式会社 代 理 人 草 野 卓 （１０）
Claims (1)
- （１） マイクロプロセッサを具備した入出力制御装置
に於て、 メモリの一部分と同一アドレスを有し、マイクロプログ
ラム制御によって書き込みのみ可能な画面表示情報格納
用画面バッファと、その画面バッファに格納された画面
表示情報をＤＭＡ転送によって受信格納し、ＣＲＴ表示
部への画面表示を制御するリフレッシュ制御部と、前記
画面・々ッファから前記リフレッシュ制御部へのＤＭＡ
転送を制御するＤＭＡ制御部と、前記画面バッファから
前記リフレッシュ制御部へのＤＭＡ転送中には前記ＤＭ
Ａ制御部からのアドレス情報を、それ以外の時は前記マ
イクロプロセッサのアドレスバスからのアドレス情報を
前記画面バッファに与えるように制御する第１のパス切
離制御部と、前記画面・ぐッファから前記リフレッシュ
制御部へのＤＭＡ転送中には前記面（１） 面バッファからの読出しデータを、それ以外の時は前記
マイクロブ・ロセツザのデータバスからのデータを前記
リフレッシュ制御部に与えるように制御する第２のバス
切離制御部と、前記画面バッファから前記リフレッシュ
制御部へのＤＭＡ転送中であるととを前記マイクロプロ
セッサに知らせるＤＭＡ転送中報告手段とを具−備する
ＣＲＴ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58145847A JPS6037594A (ja) | 1983-08-10 | 1983-08-10 | Ｃｒｔ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58145847A JPS6037594A (ja) | 1983-08-10 | 1983-08-10 | Ｃｒｔ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6037594A true JPS6037594A (ja) | 1985-02-26 |
Family
ID=15394467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58145847A Pending JPS6037594A (ja) | 1983-08-10 | 1983-08-10 | Ｃｒｔ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037594A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6246329A (ja) * | 1985-08-26 | 1987-02-28 | Mitsubishi Electric Corp | 画像表示装置 |
| US7545368B2 (en) | 2004-02-03 | 2009-06-09 | Seiko Epson Corporation | Display controller, display system, and display control method |
| JP2009146307A (ja) * | 2007-12-17 | 2009-07-02 | Seiko Epson Corp | データ処理装置およびデータ転送装置 |
-
1983
- 1983-08-10 JP JP58145847A patent/JPS6037594A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6246329A (ja) * | 1985-08-26 | 1987-02-28 | Mitsubishi Electric Corp | 画像表示装置 |
| JPH0450612B2 (ja) * | 1985-08-26 | 1992-08-14 | Mitsubishi Electric Corp | |
| US7545368B2 (en) | 2004-02-03 | 2009-06-09 | Seiko Epson Corporation | Display controller, display system, and display control method |
| JP2009146307A (ja) * | 2007-12-17 | 2009-07-02 | Seiko Epson Corp | データ処理装置およびデータ転送装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3515142B2 (ja) | データ転送制御装置 | |
| JPS6037594A (ja) | Ｃｒｔ表示装置 | |
| JPS5846459A (ja) | 画信号格納方式 | |
| JPS61246790A (ja) | フレ−ム・メモリのアドレス制御方式 | |
| JPS59178487A (ja) | デイスプレイ装置 | |
| JPS60128493A (ja) | 表示制御方式 | |
| JPS5831586U (ja) | コンピユ−タモニタシステム | |
| JPS6040156U (ja) | 文書情報処理装置 | |
| JPS59114580A (ja) | 表示装置 | |
| JPH0281087A (ja) | 表示制御装置 | |
| JPS6321211B2 (ja) | ||
| JPS62172475A (ja) | 画像表示装置 | |
| JPS58208782A (ja) | 表示制御装置 | |
| JPS60113288A (ja) | 表示装置の画面制御方式 | |
| JPS59155886A (ja) | Ｃｒｔ表示装置 | |
| JPS6057848U (ja) | 表示装置 | |
| JPS59143190A (ja) | 情報処理装置 | |
| JPS61203487A (ja) | 画像メモリ制御方式 | |
| JPS59114665U (ja) | 画像入力装置 | |
| JPS6255167B2 (ja) | ||
| JPH02287748A (ja) | チャネル装置 | |
| JPS58205810A (ja) | 複合画像表示装置 | |
| JPH01273092A (ja) | 映像メモリ装置 | |
| JPS6088385U (ja) | 表示装置 | |
| JPH04114278U (ja) | 波形表示装置 |