JPS5819087B2 - バスドライバ−の方向切換方式 - Google Patents
バスドライバ−の方向切換方式Info
- Publication number
- JPS5819087B2 JPS5819087B2 JP15672378A JP15672378A JPS5819087B2 JP S5819087 B2 JPS5819087 B2 JP S5819087B2 JP 15672378 A JP15672378 A JP 15672378A JP 15672378 A JP15672378 A JP 15672378A JP S5819087 B2 JPS5819087 B2 JP S5819087B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- bus driver
- board
- direction switching
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 title claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 2
- 230000004397 blinking Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
この発明は、CPUと同一プリント基板内に実装された
CPU周辺LSIの状態をCPUのモードの如何に拘ら
ず、該プリント基板外からその状態確認をできるように
したバスドライバーの方向切換方式に関する。
CPU周辺LSIの状態をCPUのモードの如何に拘ら
ず、該プリント基板外からその状態確認をできるように
したバスドライバーの方向切換方式に関する。
近時、回路集積技術等の進歩に伴ないCPUや例えば、
ROM、RAMの如きCPU周辺LSI(以下、周辺L
SIという)が小型化される傾向にあるが、最近、これ
らCPUと周辺LSIが/〈ストライバーと共に同一の
プリント基板(以下、基板という)に実装されるように
なってきている。
ROM、RAMの如きCPU周辺LSI(以下、周辺L
SIという)が小型化される傾向にあるが、最近、これ
らCPUと周辺LSIが/〈ストライバーと共に同一の
プリント基板(以下、基板という)に実装されるように
なってきている。
このような基板のハード部分やプログラムのデバッグを
行なう際、’CPUを段階的に進め、それに接続された
データバスの状態をバスドライバーを介して基板外から
確認することがある。
行なう際、’CPUを段階的に進め、それに接続された
データバスの状態をバスドライバーを介して基板外から
確認することがある。
周辺LSIがCPUと別の基板に設けられているものに
あっては、該CPUのモードの如何に拘らず、CPUが
実装されている基板の人出力部で確認し得るが、前述の
如き構成のものにあっては、1CPUのモードの如何に
よっては状態確認し得ないことがあった。
あっては、該CPUのモードの如何に拘らず、CPUが
実装されている基板の人出力部で確認し得るが、前述の
如き構成のものにあっては、1CPUのモードの如何に
よっては状態確認し得ないことがあった。
これを第1図に示す従来のものについて説明する。
1はCPU、2はCPUへのデータバス3に設けられ、
例えば、3ステート■Cよりなる。
例えば、3ステート■Cよりなる。
くスト;ライバー、4は周辺LSI、5はアドレスデ゛
コーダ、6はノア回路、Tはアドレスバスでこれらは同
一の基板PBに実装されている。
コーダ、6はノア回路、Tはアドレスバスでこれらは同
一の基板PBに実装されている。
而して、上述のようにバスドライバー2を3ステー1−
ICで構成したとき、これは両方向性を示)すが、以下
説明の便宜上、次のよう【こ動作するものとする。
ICで構成したとき、これは両方向性を示)すが、以下
説明の便宜上、次のよう【こ動作するものとする。
すなわち、その選択信号入力端子(以下、選択端子とい
う)21に入力されるノア回路6の出力である選択信号
aがハイ(High)であるとき、バスドライバー2は
ハイインピーダンス1となり、データバス3は不導通と
なる。
う)21に入力されるノア回路6の出力である選択信号
aがハイ(High)であるとき、バスドライバー2は
ハイインピーダンス1となり、データバス3は不導通と
なる。
該信号aがロー(low)であるとき、バスドライバー
2はアクティブとなり、このときその方向切換信号大人
端子(以下、切換端子という)22に入力されるCPU
1の出力である方向切換信号すがハイの;時、リードモ
ード(’Read Mode)すなわち入力可能となり
、該信号すがローの時、ライトモード(Wr i t
e Mo d e)すなわち出力可能となる。
2はアクティブとなり、このときその方向切換信号大人
端子(以下、切換端子という)22に入力されるCPU
1の出力である方向切換信号すがハイの;時、リードモ
ード(’Read Mode)すなわち入力可能となり
、該信号すがローの時、ライトモード(Wr i t
e Mo d e)すなわち出力可能となる。
而して、バスドライバー2は選択信号aがロー、方向切
換信号すがローのときライトモードである1からCPU
I側のデータバス3の状態は基板外から確認できる。
換信号すがローのときライトモードである1からCPU
I側のデータバス3の状態は基板外から確認できる。
この確認の方法として、例えば、バスドライバー2にダ
イオードを接続してその点滅を確認すればよい。
イオードを接続してその点滅を確認すればよい。
しかしながら、CPU1がリードモードとなりいずれか
の周辺LSI4の内容をリードしようとすると、アドレ
スデコーダ5から周辺LSI4を選択するための信号が
制御線8に出力されるので、ノア回路6の出力であるセ
レクト信号がハイとなる。
の周辺LSI4の内容をリードしようとすると、アドレ
スデコーダ5から周辺LSI4を選択するための信号が
制御線8に出力されるので、ノア回路6の出力であるセ
レクト信号がハイとなる。
このとき、CPU1の出力である方向切換信号すはハイ
であるから、バスドライバー2はハイインピーダンスで
データバス3は不導通となる。
であるから、バスドライバー2はハイインピーダンスで
データバス3は不導通となる。
従って、この場合、基板ガから周辺LSI4などの状態
確認を行なうことができない。
確認を行なうことができない。
この発明は上述の事柄に留意して提案されたもので、C
PUのモードの如何(こ拘らず基板内の状態確認を基板
外から行ない得るようにしたものである。
PUのモードの如何(こ拘らず基板内の状態確認を基板
外から行ない得るようにしたものである。
以下、この発明を第2図に示す1実施例に基づいて説明
する。
する。
第1図に示すものと異なるところはノア回路6およびC
PU1からの出力であるセレクト信号aおよび方向切換
信号すがアンド回路9に入力されるようにし、そのアン
ド出力Cがバスドライバー2の切換端子22に入力され
るようにしたことである。
PU1からの出力であるセレクト信号aおよび方向切換
信号すがアンド回路9に入力されるようにし、そのアン
ド出力Cがバスドライバー2の切換端子22に入力され
るようにしたことである。
なお、バスドライバー2の選択端子21はO■に固定さ
れる。
れる。
このように構成されたものにあっては、CPU1がライ
トモードのとキは、CPU1からの方向切換。
トモードのとキは、CPU1からの方向切換。
信号すはローであるから、アンド回路9のアンド出力C
はローとなって、バスドライバー2はライトモードとな
る。
はローとなって、バスドライバー2はライトモードとな
る。
従ってこのときは基板内の状態確認を基板外からできる
。
。
次に、CPU1がり−ドモードでかつ周辺LSI4を選
択した時はノア回路6からのセレクト信号aはローとな
り、CPU1からの方向切換信号すはハイであるから、
アンド回路9のアンド出力Cはローとなって、バスドラ
イバー2はライトモードとなる。
択した時はノア回路6からのセレクト信号aはローとな
り、CPU1からの方向切換信号すはハイであるから、
アンド回路9のアンド出力Cはローとなって、バスドラ
イバー2はライトモードとなる。
つまりこのときも基板内の状態確認を基板外からできる
こととなる。
こととなる。
以上説明したように、この発明によれば、CPUと同一
の基板に設けられた周辺LSIの選択信号とCPUから
の方向切換信号とのアンド出力番こよりバスドライバー
の方向切換えを行なうようにしているので、CPUのモ
ードの如何に拘らず該基板内の状態確認を基板外から行
なうことができる。
の基板に設けられた周辺LSIの選択信号とCPUから
の方向切換信号とのアンド出力番こよりバスドライバー
の方向切換えを行なうようにしているので、CPUのモ
ードの如何に拘らず該基板内の状態確認を基板外から行
なうことができる。
従って、基板のハード部分やプログラムのデパックを容
易かつ確実に行なうことができるっ
易かつ確実に行なうことができるっ
第1図は従来方式を示す回路図、第2図はこの発明によ
る方式を示す回路図である。 1・・・・・・CPU、2・・・・・・バスドライバー
、3・・・・・・データバス、4・・・・・・CPUl
i!F1辺LSI(周辺LSI)、PB・・・・・・プ
リント基板(基板)、a・・・・・・選択信号、b・・
・・・・方向切換信号、C・・・・・・アンド出力。
る方式を示す回路図である。 1・・・・・・CPU、2・・・・・・バスドライバー
、3・・・・・・データバス、4・・・・・・CPUl
i!F1辺LSI(周辺LSI)、PB・・・・・・プ
リント基板(基板)、a・・・・・・選択信号、b・・
・・・・方向切換信号、C・・・・・・アンド出力。
Claims (1)
- 【特許請求の範囲】 I CPUへのデータバスにバスドライバーを設け、
前記バスドライバーを介さず【こCPU周辺LSIを前
記データバスに接続し、前記CPUとCPU周辺Ls
I (含バスドライバー)を同一プリント基板に実装し
たものにおいて、前記CPU周辺LSIの選択信号と前
記CPUからの方向切換信号とのアンド出力により前記
バスドライバーの方向切換えを行なうようにしてなるバ
スドライバーの方向切換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15672378A JPS5819087B2 (ja) | 1978-12-15 | 1978-12-15 | バスドライバ−の方向切換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15672378A JPS5819087B2 (ja) | 1978-12-15 | 1978-12-15 | バスドライバ−の方向切換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5582327A JPS5582327A (en) | 1980-06-21 |
| JPS5819087B2 true JPS5819087B2 (ja) | 1983-04-16 |
Family
ID=15633917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15672378A Expired JPS5819087B2 (ja) | 1978-12-15 | 1978-12-15 | バスドライバ−の方向切換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5819087B2 (ja) |
-
1978
- 1978-12-15 JP JP15672378A patent/JPS5819087B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5582327A (en) | 1980-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5546563A (en) | Single chip replacement upgradeable computer motherboard with enablement of inserted upgrade CPU chip | |
| KR890015118A (ko) | 디지탈 신호 처리 프로세서 | |
| JPH0351002B2 (ja) | ||
| JPS5819087B2 (ja) | バスドライバ−の方向切換方式 | |
| JPS603776A (ja) | 1チツプマイクロコンピユ−タ | |
| JPH027528B2 (ja) | ||
| JPH038126B2 (ja) | ||
| JPS6227405B2 (ja) | ||
| JPH0337073Y2 (ja) | ||
| JPH01262653A (ja) | 半導体集積記憶回路装置の多層配線構造 | |
| JPS61234415A (ja) | 基板実装形コンピユ−タユニツト | |
| JPS62239259A (ja) | マイクロコンピユ−タ | |
| JPS6355655A (ja) | 入出力インタフエ−ス拡張方式 | |
| JPH0346351A (ja) | 半導体集積回路装置 | |
| JPS58159167A (ja) | マルチプロセツサシステム | |
| JPS61147362A (ja) | ワンチツプ・マイクロコンピユ−タのモ−ド設定方式 | |
| JPH032988A (ja) | マイクロコンピュータ | |
| JPS6349870A (ja) | マイクロコンピユ−タ | |
| JPH07226439A (ja) | 半導体集積回路 | |
| JPS59229652A (ja) | アダプテイブ・システム・エバリエ−タ− | |
| KR930008112Y1 (ko) | Rs232c와 rs422를 공유하는 인터페이스 회로 | |
| JPH05197584A (ja) | 集積回路装置 | |
| JPH01155416A (ja) | メモリ初期化装置 | |
| JPH01242294A (ja) | 半導体記憶装置 | |
| JPS61114361A (ja) | マイクロコンピユ−タの入出力制御装置 |