JPS58186720A - 電気光学装置 - Google Patents
電気光学装置Info
- Publication number
- JPS58186720A JPS58186720A JP57069863A JP6986382A JPS58186720A JP S58186720 A JPS58186720 A JP S58186720A JP 57069863 A JP57069863 A JP 57069863A JP 6986382 A JP6986382 A JP 6986382A JP S58186720 A JPS58186720 A JP S58186720A
- Authority
- JP
- Japan
- Prior art keywords
- rubbing
- transistor
- wiring
- gap
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、画素電、極とそれに連結する配線を有する液
晶表示装置のラビング、ギャップ剤による欠陥混入の防
止に関する・ 従来の配線を有する液晶表示装置の沙ＩＩとして、二車
マトリクス等の多重マトリクスパネル、薄膜によるトラ
ンジスタ（ＴＦＴ）を各画素に有するＴＰＴ液晶パネル
、ＭＯＳトランジスタを各画素に内蔵シたシリコンテク
ノロジーによる液晶パネル、あるいは、通常の太谷知マ
トリクス液晶パネルの抵抗を減らす為の配線を有するも
の等あるがここでは、その代表例の一つとしてＴＰＴパ
ネルｆ例にとって駁１明する・第１図は、従沫のＴＥＴ
パネルの構造の一汐１１である〜この汐１１では、ボリ
シ１１コン全使甲してトランジスタを形成した場合の断
面構造ケ示すｒ１ランジスタの部分１８、アルミニラム
の配線部分１５、ゲート部１４は、画素電橋１６よネ高
くなっており、ラビングする場合には、トランジスタ部
分に、非常に大きな荷重がかかる− 第２ツ１は、第１図に示したトランジスタ付近の平面図
を示したものであるｏトランジスタのソース２６にソー
スうイン２６からの信号が送られ、ケートライン２２ｆ
通してゲート２５に信号を送り、トランジスタのオン−
オフ全制御するＯトランジスタがオンの時は、ソース２
６の信号がトランパンスタのドレイン２１に勧、み込着
れ、画素電極２４の電位もドレイン２１の信号と同様に
なる０トラン・ンスタのソース、ド１／インが形成され
るのけ、ポリシリコンで、その上にゲート配線の為のポ
リシリコン層、その上にソース配線の為のアルミニウム
層が形成されているａＩＴｉｉ累電極は、透明４ ｔａ
ｉ、 Ｍ、工ＴＯにより作られているＣポリシリコン層
は、非常に硬く、ガラス基板との密着性にも優れている
為ラビングにも充分耐えるが、アルミニウムは材質が柔
らかい為、ラビングによ一す・断線、隣接画素との接触
といった欠陥を生じる可能性があったー 第３図は、ソースラインとゲートラインの交叉点第２図
２７の部分に、ギャップ剤３４が乗った場合の断面？示
したものである・ギャップ剤は、十基歓と下基鈑の間の
間ｌＩｊ￥を均一にする為に散布されるもので材質は、
ガラス、プラスチック等のものがある一第３図において
は、ガラス製のギャップ剤３４が、層間絶縁膜３５ケ破
壊してアルミニ１“ツム配／６１ｉ１５１とポリシリコ
ン５３が短絡しり例である。この様に、パネルの間隙を
均一にする為のギャップ剤がソースラインとゲートライ
ンの交叉虞上、あるいは、ソースライン上に乗ると、バ
坏ル上に欠陥が現われる可能性があるＯソースラインと
ゲートラインの交叉点、あるいは、ソースラインは、他
の部分、ｆ！ｉ１１えび１画素電極等より高くなってい
る為、ギャップ剤が乗った場合には、他の部分より圧力
が集中し易すいＯこの為、ＴＰＴ基根を作成するまでは
、欠陥が無くとも、パネル全組み立てた後には、新たな
欠陥が導入されるという結果が生じていた・同ラビング
の代甲として斜め蒸着を行なった場合には、工程的に真
空金片いる為、工数が増える事、配向の安定性、色づき
コントラスト等の点で特性的に劣っているといら事があ
った。第４図は、パネルにギャップ剤を散布した場合と
、しなかった場合におけるギャップのばらつきの状況を
調査したもので、ギヤツブ剤？散布したもの４１は、平
均０，３μｍの範囲に収まっているがギャップ剤を散布
しなかったもの４２は、平均６μｍとばらつきが大きい
事がわかる、この様に、パネルの組立にとっては、１［
要な工程であるラビング、ギャップ剤の散布が、ＴＰＴ
素子を破壊させるという欠点があった、木発明け、上記
の様な欠点を取り除いたものでラビングや、ギャップ剤
散布によりダメージ金堂けない＊造を有した液晶表示パ
ネルを作成する事をその目的とする・り下実施例により
具体的に説明する。
晶表示装置のラビング、ギャップ剤による欠陥混入の防
止に関する・ 従来の配線を有する液晶表示装置の沙ＩＩとして、二車
マトリクス等の多重マトリクスパネル、薄膜によるトラ
ンジスタ（ＴＦＴ）を各画素に有するＴＰＴ液晶パネル
、ＭＯＳトランジスタを各画素に内蔵シたシリコンテク
ノロジーによる液晶パネル、あるいは、通常の太谷知マ
トリクス液晶パネルの抵抗を減らす為の配線を有するも
の等あるがここでは、その代表例の一つとしてＴＰＴパ
ネルｆ例にとって駁１明する・第１図は、従沫のＴＥＴ
パネルの構造の一汐１１である〜この汐１１では、ボリ
シ１１コン全使甲してトランジスタを形成した場合の断
面構造ケ示すｒ１ランジスタの部分１８、アルミニラム
の配線部分１５、ゲート部１４は、画素電橋１６よネ高
くなっており、ラビングする場合には、トランジスタ部
分に、非常に大きな荷重がかかる− 第２ツ１は、第１図に示したトランジスタ付近の平面図
を示したものであるｏトランジスタのソース２６にソー
スうイン２６からの信号が送られ、ケートライン２２ｆ
通してゲート２５に信号を送り、トランジスタのオン−
オフ全制御するＯトランジスタがオンの時は、ソース２
６の信号がトランパンスタのドレイン２１に勧、み込着
れ、画素電極２４の電位もドレイン２１の信号と同様に
なる０トラン・ンスタのソース、ド１／インが形成され
るのけ、ポリシリコンで、その上にゲート配線の為のポ
リシリコン層、その上にソース配線の為のアルミニウム
層が形成されているａＩＴｉｉ累電極は、透明４ ｔａ
ｉ、 Ｍ、工ＴＯにより作られているＣポリシリコン層
は、非常に硬く、ガラス基板との密着性にも優れている
為ラビングにも充分耐えるが、アルミニウムは材質が柔
らかい為、ラビングによ一す・断線、隣接画素との接触
といった欠陥を生じる可能性があったー 第３図は、ソースラインとゲートラインの交叉点第２図
２７の部分に、ギャップ剤３４が乗った場合の断面？示
したものである・ギャップ剤は、十基歓と下基鈑の間の
間ｌＩｊ￥を均一にする為に散布されるもので材質は、
ガラス、プラスチック等のものがある一第３図において
は、ガラス製のギャップ剤３４が、層間絶縁膜３５ケ破
壊してアルミニ１“ツム配／６１ｉ１５１とポリシリコ
ン５３が短絡しり例である。この様に、パネルの間隙を
均一にする為のギャップ剤がソースラインとゲートライ
ンの交叉虞上、あるいは、ソースライン上に乗ると、バ
坏ル上に欠陥が現われる可能性があるＯソースラインと
ゲートラインの交叉点、あるいは、ソースラインは、他
の部分、ｆ！ｉ１１えび１画素電極等より高くなってい
る為、ギャップ剤が乗った場合には、他の部分より圧力
が集中し易すいＯこの為、ＴＰＴ基根を作成するまでは
、欠陥が無くとも、パネル全組み立てた後には、新たな
欠陥が導入されるという結果が生じていた・同ラビング
の代甲として斜め蒸着を行なった場合には、工程的に真
空金片いる為、工数が増える事、配向の安定性、色づき
コントラスト等の点で特性的に劣っているといら事があ
った。第４図は、パネルにギャップ剤を散布した場合と
、しなかった場合におけるギャップのばらつきの状況を
調査したもので、ギヤツブ剤？散布したもの４１は、平
均０，３μｍの範囲に収まっているがギャップ剤を散布
しなかったもの４２は、平均６μｍとばらつきが大きい
事がわかる、この様に、パネルの組立にとっては、１［
要な工程であるラビング、ギャップ剤の散布が、ＴＰＴ
素子を破壊させるという欠点があった、木発明け、上記
の様な欠点を取り除いたものでラビングや、ギャップ剤
散布によりダメージ金堂けない＊造を有した液晶表示パ
ネルを作成する事をその目的とする・り下実施例により
具体的に説明する。
第５図は、木発甲によるＴＦＴ液晶表示）くネルのトラ
ンジスタ付近の断面図であるーラビングや ５− ギャップでダメージ金堂けやすいアルミニウム配線５５
、ゲ−ドｇ５３．は、画素’１ｖｉｉ５６ヨり低くなっ
ており、ラビングより傷つく事も無く、ギャップ剤によ
り圧力が集中して、破壊するといった欠点が解消される
・第６図は、第５図の断面を有するパネル基板の平面図
を示したものである〇トランジスタ部６６、ゲート部１
）シ１１コン配線６２、ソースライン６３は、全て低い
部分となっておりラビングに対して強い構造を有してい
る＠これらの構造を製造する際においては、下側のガラ
ス基板、例えばこの場合は、石英ガラスケ用いているの
で石英ガラスをエツチングして凹構造を作り、凹部の上
にトランジスタを形成している。
ンジスタ付近の断面図であるーラビングや ５− ギャップでダメージ金堂けやすいアルミニウム配線５５
、ゲ−ドｇ５３．は、画素’１ｖｉｉ５６ヨり低くなっ
ており、ラビングより傷つく事も無く、ギャップ剤によ
り圧力が集中して、破壊するといった欠点が解消される
・第６図は、第５図の断面を有するパネル基板の平面図
を示したものである〇トランジスタ部６６、ゲート部１
）シ１１コン配線６２、ソースライン６３は、全て低い
部分となっておりラビングに対して強い構造を有してい
る＠これらの構造を製造する際においては、下側のガラ
ス基板、例えばこの場合は、石英ガラスケ用いているの
で石英ガラスをエツチングして凹構造を作り、凹部の上
にトランジスタを形成している。
又ポリイミドの様な透明誘電体管石英ガラス基板の上に
積層し、この層をパターニングしエツチングする事によ
り同様な構造全形成する事が出来る。
積層し、この層をパターニングしエツチングする事によ
り同様な構造全形成する事が出来る。
第６し１の様な構造を有する基８ｉｆラビングする場合
、アルミ配線６６と平行方にラビングするとアルミ配線
に傷がついたり、切れるといった欠陥が導入されるがそ
れ以外の方向ならばそういった欠 ６ − 陥が導入される事は無くなった。以十により、パネル組
立工程時に導入される欠陥を減少させ無欠陥パネルを作
る事が容易となった＾パネル十の凹部Ｈ，ｉＰにラビン
グ、ギャップ剤に対して弱いアルミニウム配線部分だけ
でも有効である・同上記の内容はＴＰＴによる液晶表示
装瞥の場合を第７図は、ポ１１イミドＮを形成しトラン
ジスタ部を画素部より低くしり場合のトランジスタ付近
の断面図である・印８叶１は、第７図１の断面構造金有
するパネル基板の千面し１である。８１けポリイミドに
より形成された凹部でラビングにも耐える強度を有して
いる。
、アルミ配線６６と平行方にラビングするとアルミ配線
に傷がついたり、切れるといった欠陥が導入されるがそ
れ以外の方向ならばそういった欠 ６ − 陥が導入される事は無くなった。以十により、パネル組
立工程時に導入される欠陥を減少させ無欠陥パネルを作
る事が容易となった＾パネル十の凹部Ｈ，ｉＰにラビン
グ、ギャップ剤に対して弱いアルミニウム配線部分だけ
でも有効である・同上記の内容はＴＰＴによる液晶表示
装瞥の場合を第７図は、ポ１１イミドＮを形成しトラン
ジスタ部を画素部より低くしり場合のトランジスタ付近
の断面図である・印８叶１は、第７図１の断面構造金有
するパネル基板の千面し１である。８１けポリイミドに
より形成された凹部でラビングにも耐える強度を有して
いる。
例にとって説明したのであるが、表示する為の電極、と
信号を送る為の配線が分離■７ている液晶表示装置にお
いては、本発明の範囲である０
信号を送る為の配線が分離■７ている液晶表示装置にお
いては、本発明の範囲である０
第１図は、従来の薄膜トランジスタ（ＴＦＴ）全戸ｒた
液晶表示装置のトランジスタ付近の断面シ１である。 第２夕１は、第１図の断面構造を有する従来のＴＰＴ液
晶パネルの基板を上から見た図である一第５図は、従来
の液晶表示パネルのゲートラインとソースライン交叉点
付近の断面図である、交叉点付近に、ギャップ剤が乗り
層間絶縁膜が破壊さｈ′ｆ７：、場合ケ示したものであ
る。 第４図は、ギャップ剤を散布した場合としない場合でパ
ネル内でのギャップのばちつきがどの俤な分布となるか
ケ示したグラフである一第５図は、本発明によるＴＰＴ
′Ｄ晶表示パネルのトランジスタ付近の断面図１である
。 ｖＬ６図は、第５図に示した本発明の平面図であるの 第７１シ１は、本発明によるＴＦＴ液晶表示パネルの一
例の断面図で、ポリイミドＮをエツチングする事により
凹凸をつけたし１１である・第８図は、第７１ツＩの断
面を有するＴＰＴ液晶表示パネルの平面図である、 １１・・・トランジスタのソース、チャンネル、ト８レ
インを形成する為の薄膜ポリシリコン１２・・・ゲート
絶縁膜 １３・・・ゲートポリシリコン １４・・・ゲート配線層、ソー７１８層の層間絶縁膜 １５、・・アルミニウム配線 １６・・・工Ｔｏ透明導電膜 １７・・・石英ガラス基板 １８・・・トランジスタ部 ２１・・・トランジスタドレイン部 ２２・・・ゲートポリシリコン配線 ２３・・・アルミニウムソース配線 ２４・・・工Ｔｏ透明導電膜（画素電極）２５・・・ゲ
ート部 ２６・・・トランジスタのソース部 ２７・・・ゲート配線とソース配線の交叉点３１・・・
アルミニウムソース自ピ線 ５２・・・トランジスタのソース嘴ナヤンネル、ドレイ
ン全形成する為のポリシリコン層３３・・・ゲートポリ
シリコン配線 ３４・・・ギャップ剤 ９− ３５・・・ゲートラインとソースラインの層間絶縁膜 ３６・・上側ガラス基板 ６７・・・石英ガラス基鈑 ４１・・・ギャップ剤を散布した時の手下基板間隙のば
らつき ４２・・・ギャップ剤を散布しない時の手下基板間隙の
ばらつき ５１・・・トランジスタのソース、チャンネル、ドレイ
ンを形成する為の薄膜ポリシリコン５２・・・ゲート絶
縁膜 ５３・・・グートポ１１シ１１コン層 ５４・・・ゲート配線層、ソース配線層の層間絶縁膜 ５５、・・アルミニウム配線 ５６・・・工ＴＯ透明導雷膜 ５７・・・エツチングした石英ガラス基板６１・・・エ
ツチングにより凹状となっている領域６２・・・ゲート
ポリシリコン線 ６３・・・アルミニウム配線 −１０− ６４・・・ＩＴＯ透１１月導電膜 ６５・・・トランジスタ部 ７１・・トランジスタのソース、ドレイン、チャンネル
部を形成する為のポリシリコン層７２・・・ゲート絶縁
膜 ７３・・・ゲート ７４・・・層間絶病・膜 ７５・・・アルミニウム配、線 ７６・・・ポリイミ ドの層 ７７・・・ＩＴＯ層 ８１・・・ポリイミドにより形ｂｖさｈｗ凹部８２・・
・ゲート配線 ８３・・・ソース配線 ８４・・・ＩＴＯ＃ ８５・・・トランジスタ ８６・・・層間絶縁膜 以上 −１１− 第１図 第７図
液晶表示装置のトランジスタ付近の断面シ１である。 第２夕１は、第１図の断面構造を有する従来のＴＰＴ液
晶パネルの基板を上から見た図である一第５図は、従来
の液晶表示パネルのゲートラインとソースライン交叉点
付近の断面図である、交叉点付近に、ギャップ剤が乗り
層間絶縁膜が破壊さｈ′ｆ７：、場合ケ示したものであ
る。 第４図は、ギャップ剤を散布した場合としない場合でパ
ネル内でのギャップのばちつきがどの俤な分布となるか
ケ示したグラフである一第５図は、本発明によるＴＰＴ
′Ｄ晶表示パネルのトランジスタ付近の断面図１である
。 ｖＬ６図は、第５図に示した本発明の平面図であるの 第７１シ１は、本発明によるＴＦＴ液晶表示パネルの一
例の断面図で、ポリイミドＮをエツチングする事により
凹凸をつけたし１１である・第８図は、第７１ツＩの断
面を有するＴＰＴ液晶表示パネルの平面図である、 １１・・・トランジスタのソース、チャンネル、ト８レ
インを形成する為の薄膜ポリシリコン１２・・・ゲート
絶縁膜 １３・・・ゲートポリシリコン １４・・・ゲート配線層、ソー７１８層の層間絶縁膜 １５、・・アルミニウム配線 １６・・・工Ｔｏ透明導電膜 １７・・・石英ガラス基板 １８・・・トランジスタ部 ２１・・・トランジスタドレイン部 ２２・・・ゲートポリシリコン配線 ２３・・・アルミニウムソース配線 ２４・・・工Ｔｏ透明導電膜（画素電極）２５・・・ゲ
ート部 ２６・・・トランジスタのソース部 ２７・・・ゲート配線とソース配線の交叉点３１・・・
アルミニウムソース自ピ線 ５２・・・トランジスタのソース嘴ナヤンネル、ドレイ
ン全形成する為のポリシリコン層３３・・・ゲートポリ
シリコン配線 ３４・・・ギャップ剤 ９− ３５・・・ゲートラインとソースラインの層間絶縁膜 ３６・・上側ガラス基板 ６７・・・石英ガラス基鈑 ４１・・・ギャップ剤を散布した時の手下基板間隙のば
らつき ４２・・・ギャップ剤を散布しない時の手下基板間隙の
ばらつき ５１・・・トランジスタのソース、チャンネル、ドレイ
ンを形成する為の薄膜ポリシリコン５２・・・ゲート絶
縁膜 ５３・・・グートポ１１シ１１コン層 ５４・・・ゲート配線層、ソース配線層の層間絶縁膜 ５５、・・アルミニウム配線 ５６・・・工ＴＯ透明導雷膜 ５７・・・エツチングした石英ガラス基板６１・・・エ
ツチングにより凹状となっている領域６２・・・ゲート
ポリシリコン線 ６３・・・アルミニウム配線 −１０− ６４・・・ＩＴＯ透１１月導電膜 ６５・・・トランジスタ部 ７１・・トランジスタのソース、ドレイン、チャンネル
部を形成する為のポリシリコン層７２・・・ゲート絶縁
膜 ７３・・・ゲート ７４・・・層間絶病・膜 ７５・・・アルミニウム配、線 ７６・・・ポリイミ ドの層 ７７・・・ＩＴＯ層 ８１・・・ポリイミドにより形ｂｖさｈｗ凹部８２・・
・ゲート配線 ８３・・・ソース配線 ８４・・・ＩＴＯ＃ ８５・・・トランジスタ ８６・・・層間絶縁膜 以上 −１１− 第１図 第７図
Claims (1)
- 【特許請求の範囲】 （１）片側基板上に少々くとも表示の為の各画素電極と
、該画素電極に信号を送る配線により構成される液晶表
示装置において、表示の為の各画素ＮｗＩの平均高さよ
り他の領域の平均高さが高くなちない事を特徴とする電
気光学装置。 （２）液晶分子全配向する手段として、ラビングを用い
てなる手金特徴とする特許請求の範囲第１項記載の電気
光学装置・ （６）画素電極と他の部分の高さの違いを下側基鈑のエ
ツチングにより形成した事を特徴とする特許請求の範囲
第１．２項記載の電気光学装置〜（４）画素電極と他の
部分の高さの違いを透明積層膜ノエッチングにより形成
した事を特徴とする特許請求の範囲第１．２項記載の電
気光学装置。 （５）アルミニウム配線全戸いた液晶表示装置において
、ラビングの方向は、アルミニウム配線ト平行と々らガ
い様にしに事を特徴とする特許請求の範囲第１．２項記
載の電気光学装置〜
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57069863A JPS58186720A (ja) | 1982-04-26 | 1982-04-26 | 電気光学装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57069863A JPS58186720A (ja) | 1982-04-26 | 1982-04-26 | 電気光学装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58186720A true JPS58186720A (ja) | 1983-10-31 |
Family
ID=13415060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57069863A Pending JPS58186720A (ja) | 1982-04-26 | 1982-04-26 | 電気光学装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58186720A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5948735A (ja) * | 1982-09-13 | 1984-03-21 | Hitachi Ltd | 液晶表示装置 |
| JPS62159126A (ja) * | 1986-01-07 | 1987-07-15 | Seiko Epson Corp | 液晶電気光学装置 |
| US5208690A (en) * | 1990-03-24 | 1993-05-04 | Sony Corporation | Liquid crystal display having a plurality of pixels with switching transistors |
| JPH0611715A (ja) * | 1992-12-28 | 1994-01-21 | Seiko Epson Corp | 液晶表示装置 |
| US5317432A (en) * | 1991-09-04 | 1994-05-31 | Sony Corporation | Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel |
| JPH07253597A (ja) * | 1995-03-23 | 1995-10-03 | Seiko Epson Corp | 液晶表示装置 |
| US5555240A (en) * | 1993-05-21 | 1996-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating a liquid crystal display with switching elements formed in a substrate |
| US11163182B2 (en) | 2009-04-07 | 2021-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
-
1982
- 1982-04-26 JP JP57069863A patent/JPS58186720A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5948735A (ja) * | 1982-09-13 | 1984-03-21 | Hitachi Ltd | 液晶表示装置 |
| JPH0473568B2 (ja) * | 1982-09-13 | 1992-11-24 | ||
| JPS62159126A (ja) * | 1986-01-07 | 1987-07-15 | Seiko Epson Corp | 液晶電気光学装置 |
| US5208690A (en) * | 1990-03-24 | 1993-05-04 | Sony Corporation | Liquid crystal display having a plurality of pixels with switching transistors |
| US5317432A (en) * | 1991-09-04 | 1994-05-31 | Sony Corporation | Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel |
| JPH0611715A (ja) * | 1992-12-28 | 1994-01-21 | Seiko Epson Corp | 液晶表示装置 |
| US5555240A (en) * | 1993-05-21 | 1996-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating a liquid crystal display with switching elements formed in a substrate |
| JPH07253597A (ja) * | 1995-03-23 | 1995-10-03 | Seiko Epson Corp | 液晶表示装置 |
| US11163182B2 (en) | 2009-04-07 | 2021-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
| US11243420B2 (en) | 2009-04-07 | 2022-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
| US11906826B2 (en) | 2009-04-07 | 2024-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| US7027043B2 (en) | Wiring substrate connected structure, and display device | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| US20060279683A1 (en) | Fringe field switching mode LCD having high transmittance | |
| JPH10232412A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JP2006215086A (ja) | アクティブマトリクス基板およびそれを備えた表示装置 | |
| JP3253383B2 (ja) | 液晶表示装置 | |
| JPS58186720A (ja) | 電気光学装置 | |
| JP3310615B2 (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JP3175362B2 (ja) | 液晶表示装置 | |
| JP3230294B2 (ja) | 表示装置 | |
| JP2803792B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH06258659A (ja) | 液晶表示装置 | |
| JPH08234225A (ja) | 液晶表示装置 | |
| JPH09258251A (ja) | 平面表示装置とその製造方法 | |
| JPH11212120A (ja) | 液晶表示装置およびその製造方法 | |
| JPH09197376A (ja) | 半導体素子静電対策構造 | |
| JP2004004526A (ja) | 液晶表示装置 | |
| JPH07199222A (ja) | 液晶表示装置 | |
| JP3429443B2 (ja) | アクティブマトリクス基板及び液晶表示装置 | |
| JP2003177417A (ja) | 液晶表示装置 | |
| JP4316151B2 (ja) | 液晶表示装置 | |
| JPH11109397A (ja) | 液晶表示装置 | |
| JP2538523B2 (ja) | 液晶マトリクスパネルの製造方法 |