JPS58185098A - メモリバツクアツプ方式 - Google Patents
メモリバツクアツプ方式Info
- Publication number
- JPS58185098A JPS58185098A JP57068201A JP6820182A JPS58185098A JP S58185098 A JPS58185098 A JP S58185098A JP 57068201 A JP57068201 A JP 57068201A JP 6820182 A JP6820182 A JP 6820182A JP S58185098 A JPS58185098 A JP S58185098A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- reading
- backup
- enable signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｆａｔ 発明の技術分野
本発明はメモリとバックアップメモリとにより構成され
読出し回路を共用する記憶回路に係り、特にメモリの読
出し中エラーが発生した場合バックアップメモリの続出
し時間を遅くするメモリバックアップ方式に関する。
読出し回路を共用する記憶回路に係り、特にメモリの読
出し中エラーが発生した場合バックアップメモリの続出
し時間を遅くするメモリバックアップ方式に関する。
ｔｂｌ 従来技術と問題点
グイナミメクメモリ素子等を用いたメモリは再書込みす
れば正常に使用出来る一時的に発生する不良（ソフトエ
ラーと呼ばれる）が発生するため、パックアップ用にバ
ックアップメモリを設はメモリにソフトエラーが発生し
た場合、該バックアップメモリに記憶されているデータ
を続出して再書込みを行なうがバックアップメモリがメ
モリと同一レベルのものが用いられたり、又は読出し回
路が別々のため経済的でない欠点がある１、ｔｃＪ
発明の目的 本発明の目的は上記欠点を除くためメモリとバックアッ
プメモリの続出し回路は共用とし、バ。
れば正常に使用出来る一時的に発生する不良（ソフトエ
ラーと呼ばれる）が発生するため、パックアップ用にバ
ックアップメモリを設はメモリにソフトエラーが発生し
た場合、該バックアップメモリに記憶されているデータ
を続出して再書込みを行なうがバックアップメモリがメ
モリと同一レベルのものが用いられたり、又は読出し回
路が別々のため経済的でない欠点がある１、ｔｃＪ
発明の目的 本発明の目的は上記欠点を除くためメモリとバックアッ
プメモリの続出し回路は共用とし、バ。
クアノプメモリは読出し時間が遅くて良いメモリ素子を
用いて構成することにより経済的なメモリバックアップ
方式を提供することに６る、ｉｄｌ 発明の構成 本発明の構成はメモリと該メモリをバックアップするパ
ンクアップメモリを設け、該メモリと該バックアップメ
モリの読出し回路は共用とし、メモリにエラーが発生し
た場合、バックアップイネーブル信号により前記バック
アップメモリの読出し時間を遅くするようＫしたもので
ある。即ち、バックアップメモリの読出し時、バックア
ップイネーブル信号によりトライステートゲートを介し
てメモリの読出り二（スに／（・クア・プメモリの読出
しパスを接続し、且つバックアップメモリのアクセスタ
イムをメモリのアクセスタイムの２倍の長さにしてアク
セスするようにしたものである。
用いて構成することにより経済的なメモリバックアップ
方式を提供することに６る、ｉｄｌ 発明の構成 本発明の構成はメモリと該メモリをバックアップするパ
ンクアップメモリを設け、該メモリと該バックアップメ
モリの読出し回路は共用とし、メモリにエラーが発生し
た場合、バックアップイネーブル信号により前記バック
アップメモリの読出し時間を遅くするようＫしたもので
ある。即ち、バックアップメモリの読出し時、バックア
ップイネーブル信号によりトライステートゲートを介し
てメモリの読出り二（スに／（・クア・プメモリの読出
しパスを接続し、且つバックアップメモリのアクセスタ
イムをメモリのアクセスタイムの２倍の長さにしてアク
セスするようにしたものである。
ｔｅｌ 発明の東権例
端子Ａより書込みデータが入りメモリｌとバックアップ
メモリ２に同時にアドレスレジスタ３のアドレスに従い
記碌される。メモリＩＫ記憶されたデータはバックアッ
プイネーブル信号の入る端子０が“ｌ“のためＮＯＴ回
路５によりチノプセレク） ０８ｆｉ子が１０”となり
絖出しパスに読出されて端子Ｂへ送出される。該続出し
データにエラーがあるとバックアップイネーブル信号が
１０”となりメモリｌのチッグセレクトＯ８熾子は・１
″となってメモリｌのデータ読出しは中止される。バッ
クアップメモリ２のチップセレクトＯ８端子は常Ｋ”０
”の丸めバックアップメモリ２のデータが読出される。
メモリ２に同時にアドレスレジスタ３のアドレスに従い
記碌される。メモリＩＫ記憶されたデータはバックアッ
プイネーブル信号の入る端子０が“ｌ“のためＮＯＴ回
路５によりチノプセレク） ０８ｆｉ子が１０”となり
絖出しパスに読出されて端子Ｂへ送出される。該続出し
データにエラーがあるとバックアップイネーブル信号が
１０”となりメモリｌのチッグセレクトＯ８熾子は・１
″となってメモリｌのデータ読出しは中止される。バッ
クアップメモリ２のチップセレクトＯ８端子は常Ｋ”０
”の丸めバックアップメモリ２のデータが読出される。
トライステートゲート４はバックアップイネーブル信号
かｌ１１″の時高インピーダンスでバックアップメモリ
２の胱出しパスを遮断しているか′″Ｏ”となるとバッ
クアップメモリ２の読出しパスを端子Ｂへ接続しデータ
を送出する。
かｌ１１″の時高インピーダンスでバックアップメモリ
２の胱出しパスを遮断しているか′″Ｏ”となるとバッ
クアップメモリ２の読出しパスを端子Ｂへ接続しデータ
を送出する。
メモリｌ及びバックアップメモリ２のクロックは端子り
より入る。バックアップイネーブル信号の入る端子０が
ｌ”の峙はＯＲ回路６を経てＡＮＩ）回路７に入る。従
ってＡＮＤ回路７は端子りより入るクロックをそのま＼
通過させる。しかし、バックアップイネーブル信号が“
Ｏ”となるとＡＮＤ回路７は分周回路８の出力によやク
ロックを通過させることとなる。第２図は分周回路８の
出力波形とクロ、り及びＡＮＤ回路７の出力との関係を
説明するタイムチャートである。分周回路８はクロック
波形の立下りごとに反転する出力を送出しておシ、従っ
てＡＮＤ回路７の出力はクロックの２倍の周期の波形が
送出される。従ってバックアップメモリ２のデータはメ
モリｌの耽出し時間０２倍の時間で読出されることとな
る。即ち、バックアップメモリ２のアクセスタイムはメ
モリーのアクセスタイムの２倍の長さでアクセスされる
こととなる。
より入る。バックアップイネーブル信号の入る端子０が
ｌ”の峙はＯＲ回路６を経てＡＮＩ）回路７に入る。従
ってＡＮＤ回路７は端子りより入るクロックをそのま＼
通過させる。しかし、バックアップイネーブル信号が“
Ｏ”となるとＡＮＤ回路７は分周回路８の出力によやク
ロックを通過させることとなる。第２図は分周回路８の
出力波形とクロ、り及びＡＮＤ回路７の出力との関係を
説明するタイムチャートである。分周回路８はクロック
波形の立下りごとに反転する出力を送出しておシ、従っ
てＡＮＤ回路７の出力はクロックの２倍の周期の波形が
送出される。従ってバックアップメモリ２のデータはメ
モリｌの耽出し時間０２倍の時間で読出されることとな
る。即ち、バックアップメモリ２のアクセスタイムはメ
モリーのアクセスタイムの２倍の長さでアクセスされる
こととなる。
（ｆｌ 発明の詳細
な説明した如く本発明はトライステートゲートを用いて
バックアップメモリの読出し回路をメモリの読出しパス
より遮断してメモリへの影養を与えずにメモリの読出し
回路を共用し、メモＩＪ Ｋエラーが発生した場合クロ
ック周期を遅くしてバックアップメモリの続出し時間を
遅くすることで、トライステートゲートの挿入による銃
出し連焼の影譬も無くすと共に、バックアップメモリも
経済を 的なメモリ素子を用いるととｌ可能にすることか出来る
ため、その効果は大なるものがある、
バックアップメモリの読出し回路をメモリの読出しパス
より遮断してメモリへの影養を与えずにメモリの読出し
回路を共用し、メモＩＪ Ｋエラーが発生した場合クロ
ック周期を遅くしてバックアップメモリの続出し時間を
遅くすることで、トライステートゲートの挿入による銃
出し連焼の影譬も無くすと共に、バックアップメモリも
経済を 的なメモリ素子を用いるととｌ可能にすることか出来る
ため、その効果は大なるものがある、
第１図は本発明の一夷権例を示す回路のブロック図、第
２図は第１図の動作を説明するタイムチャートである。 ｌはメモリ、２はバックアップメモリ、３はアドレスレ
ジスタ、４はドライステートゲ−Ｆ１８は分周回路であ
る。
２図は第１図の動作を説明するタイムチャートである。 ｌはメモリ、２はバックアップメモリ、３はアドレスレ
ジスタ、４はドライステートゲ−Ｆ１８は分周回路であ
る。
Claims (1)
- メモリと咳メモリをバックアップするバックアップメモ
リとを設け、該メモリと該バックアップメモリの胱出し
回路は共用とし、該メモリにエラーが発生した場合バッ
クアップイネーブル信号により紡記パックアノフメモリ
の読出し時間を遅くすることを特徴とするメモリバック
アップ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57068201A JPS58185098A (ja) | 1982-04-23 | 1982-04-23 | メモリバツクアツプ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57068201A JPS58185098A (ja) | 1982-04-23 | 1982-04-23 | メモリバツクアツプ方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58185098A true JPS58185098A (ja) | 1983-10-28 |
| JPS6230662B2 JPS6230662B2 (ja) | 1987-07-03 |
Family
ID=13366937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57068201A Granted JPS58185098A (ja) | 1982-04-23 | 1982-04-23 | メモリバツクアツプ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58185098A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02163849A (ja) * | 1988-12-16 | 1990-06-25 | Nec Corp | 自動メモリバツクアツプ回路 |
-
1982
- 1982-04-23 JP JP57068201A patent/JPS58185098A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02163849A (ja) * | 1988-12-16 | 1990-06-25 | Nec Corp | 自動メモリバツクアツプ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6230662B2 (ja) | 1987-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5995660A (ja) | デ−タ処理装置 | |
| JPS58185098A (ja) | メモリバツクアツプ方式 | |
| JPS54139331A (en) | Recording and reproducing system of zooming picture | |
| US3815096A (en) | Stacking store having overflow indication for the transmission of data in the chronological order of their appearance | |
| JPH01138694A (ja) | メモリ装置 | |
| JP2870493B2 (ja) | メモリアドレス管理装置 | |
| JPS6040120B2 (ja) | 半導体記憶装置 | |
| JP2850366B2 (ja) | バッファメモリ回路 | |
| JPS583188A (ja) | アドレスデコ−ド方式 | |
| JP3018431B2 (ja) | 半導体メモリ用オンチップテスト方式 | |
| SU378832A1 (ru) | Устройство ввода информации | |
| JPS5658114A (en) | Data delaying device | |
| JP2976991B2 (ja) | 画像データの高速抽出装置 | |
| JP2797836B2 (ja) | ダブルバッファメモリ方式 | |
| JPS61246848A (ja) | 動作履歴記憶回路 | |
| JPS54145444A (en) | Control system of buffer memory | |
| JPS5826400A (ja) | ストアチエツク機能付き記憶素子 | |
| SU1582202A1 (ru) | Устройство дл поиска информации на ленточном носителе записи | |
| JPH0237035B2 (ja) | ||
| JPS60549A (ja) | メモリ試験方式 | |
| JPS6084632A (ja) | デイスク制御装置 | |
| JPH04319597A (ja) | 記憶回路のための初期化設定回路 | |
| JPS60235259A (ja) | 記憶装置システム | |
| JPH04243086A (ja) | 記憶装置 | |
| JPH03207090A (ja) | 半導体集積回路 |