JPS58181367A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電気信号として画像情報を処理する画像処理装
置に関し、特に固体走査方式の光電変換手段乃至社記録
手段を備えるファクシミリ装置に適用するに好適な画像
処理装置に関する。

現在、ファクシミリ方式には種々の方式のものが知られ
ているが、画像情報の一走査線上を多数個の画素に分割
して、各画素毎℃明暗状態を電気信号に変換して伝送す
る方式もその中の１つである。係る方式のファクシミリ
装置に於ては、受信側に於ては、一走査線上を各画素毎
に記録する事となる為、送信価と受信側で取り扱われる
一走査線上の一意数は両者で全く同一である必要がある
。

上述した如自方式のファクシミリ装置についてその一例
を＠１ｇＫ示す。第１図示構成に於てはα 送信原稿Ｓを矢印へ方向に間歇的に又は連続的に送りな
がら、走査ｋＩＡ４上の像を、反射鏡６、レンズ８を介
して、ＯＯＤ　（Ｏｈａｒｇｓ　０ｏｕｐｌ＠６　Ｄａ
ｖｉｅｓ）１Ｇ上ＫＷｉ像させる。この０ＯＤＩＯは多
数個の受光素子を一列に並べた構成を採っており、各受
光素子が走査１ｍ４上の各画素に対応する。受光素子か
らは走査線１上の結像の対応する画素部分の明暗に応じ
て光検出信号が出力される。この光検出信号は原稿の各
画素の黒レベル、又は白レベルに対応する２値信号に変
換され、更に直列的な（，４号に変換畜れた上で伝送路
１２を通じて受信−に送られる。尚、この時、これらの
２値信号の伝送方式ＫＩＩｉ櫨々のものが考えられるが
、本発明とは直接−係な−ので説明を省く。

以上の如くして、受信側に送られて龜た２儲幽瞭信号社
、前記０ＱＤＩＯの受光素子数と全く同じ数のスタイラ
ス１４を有する通電記録装置１１１６のスタイラス１４
′ｔｃｍ択して、受信側の通電記録紙１８の一走査線上
の画素に選択的に通電せしめ、該通電記録紙１８に対し
て、送信側の原稿に全く対応する画像記録を行なわせる
ものである。

上述の如き構成に依って記録を行うに当っては、送信側
の０ＯＤＩＯ上の受光素子数と受信側の通電記録装置１
６のスタイラス１４の数社全く同じである必要があり、
これが違ってくると良好な一統一化に当って一走査線上
の画素数が決められた場合、通電記録装置１６は比較的
容易Ｋｉｌ素数、即ちスタイラス数を設定できるのに対
して、ｏｏＤ′ｌＯの１ライン上の受光素子は、数を増
加させるに限度があり、又受光素子の数の増加は大巾な
価格上昇を伴うという問題がある。従って、０ＯＤ１０
を複数個設けたりする等の方法も用いられているが、コ
ンパクトな構成で実現する事は難しく何らかの解決が必
要とされて−る。

又、送信側の一走査線上の画素数と受信側の一走査線上
の画素数が異なる場合も同様間層が生じ本発明は以上の
点に鑑みてなされたもので、画像信号の人力若しくは出
力に係わる周期信号を制御することにより、画像信号の
画素数を変換する−のであり、送信側の画素数と受信側
の画素数が異なっていても十分に画像伝送の可能な画像
処理装置を提供するにある。

更に詳細には、本発明は画素数の少ない側を画素数の多
い方に一橡に分布する如く対応させる事に依り、送信側
の画素数と受信価の画素数が異なる事に対処させた新規
の構成を有する面像処理装置を提供するにある′。

以下図面に従って本発明を適用した画像処理装置を説明
する。

第２図は本発明の一実施例に係る信号変換装置の回路構
成図であるが、同図中、２ｏけＮビット人力のパラレル
インシリアルアウトシフトレジスタ、２２はＮビット出
力のシリアルインシリアルアウトシフトレジスタである
。斯る構成にあって、シフトレジスタ２ｏの出力はシフ
トレジスタ２２の１．・鳴 入力となっている。ここで、シフトレジスタ２０に対し
ては周期Ｔのクロックパルスが与えられてクロックパル
スが入力されている。

斯る構成に依れば、シフトレジスタ２０からＭＴの時間
にＮビットの信号出力がなされる訳であるが、一方シフ
トレジスタ２２は、ＭＴの時間に一丁÷ＭＴ＝Ｍビット
の信号取り込みを行う事となる。

従って、前記シフトレジスタ２０を送信側の０ＯＤ１０
の各受光素子の出力の信号取り込み用のシフトレジスタ
に対応させ、シフトレジスタ２２を受信側の通電記録装
置１ｔｌａのスタイラス１４駆動用のシフトレジスタに
対応させる事に依り、送信側と受信側の画素数の違いを
十分にカバーなし得るものである。但し、Ｍ）Ｎの場合
は、ＮビットのうちＭ−Ｎビットが欠落するが、これは
全体に均一に分布する為１それ程問題となるものではな
く、又Ｎ＞Ｍの場合は、ｙピッ）に対してＭ−Ｎビット
が剰余となるが、これも全体に均一に分布する為、間服
は少ない。

崗、信号の伝送路１２に依って送られるｌ走査線画りの
画素数が規格等に依って定められている場合、それが送
信側の画素数Ｍに対応するものであれば、第怠図示樽威
はそのま一適用されるが、受信側の画素教ＩＫ対応する
ものであれば、画像信号が伝送系ｘｚ６ｃ載る前に信号
変換を終了している必要がある。

斯る＃ｌ成は第Ｓ図に示されるものであって、レジスタ
２０の出力端に変換器２４を設けている。

この変換器、ｔ４ｉｊ例えばＤ型７リツプ７０ツブで構
成なし得るもので、そのＤ入力に前記レジスタ２０の出
力を受けて、ｑ出力を伝送路１２を介してシフトレジス
タ２２の入力とする如く構成され、そのクロック入力と
しては、シフトレジスタ２２斯る構成に依れば、変換器
２４は周期Ｔで人力ンスしながら出力する事となる為、
シフトレジスタ２０がＭＴの時間ＫＭＮビット出力る間
に、変換器２４はＭＴの時間にＮビットの信号をレジス
タ２２に与えるものである。

尚、伝送路１２に依って送られる１走査線当りの画素数
の規格に対して、送受信側ともその一嵩赦が異なる場合
、ｔ／Ｎ３図示構成に於て、変換＠ｆｆ１４のターツク
を適宜選択すればよい。例えば、伝送路１２を送るべ自
画素数としてｒが規格化されていたとすれば、変換器２
４に与えるべ龜夕胃ツタジスタ２０からＴＭの時間にＭ
ビットの出方があされ、このＰビットの出方は伝送路１
２を介して期のクロックパルスで取り込み、夏ビットを
記憶する。

尚、上記実施例に於ては説明をわかり易くする為に、シ
フトレジスタ！！ｏを送信側、シフトレジスタ２２を受
信側として説明したが、同期信号や信号処理の関係もあ
って、実際には信号変換は送信側で一旦行なってから、
別の同期信号に基〈信号。処理を行って伝送路１２に載
せるか、又は受信夢・、４ 傭で行うかの何れかの方法が採用されよう　即ち、風格
は、送信、受信、伝送の全てに対して適用される駅であ
るから、ｏｏｎｌｏｉｌｌの画素数が規格外の場合は、
１１ｓＩＡ％３図示構成によって一旦、規格に従った画
素数の信号に変換してから、伝送装置１に与える事とな
り、通電記録装置１１ｇのスタイラス１４の数が規格外
の場合は、受信側の受信装置出力に対して第２、ｓＷＩ
示構成を適用して、通電記録装置１・のスタイラス１４
の数に合った画素数の信号に変換して、通電記録装置１
６を駆動する事となる。

尚、この考え方は、ランレングス法による７アシミリ伝
送方式に於て重要であり、常に規格に対応させる為に１
本発明の画像処理装置Ｆｉ７アクシミリ伝送系に直接１
醤を与えない様に組み込まれる必要があろう。

尚、上記各実施例に於ては、クロックパルスの周期制御
によって信号を変換する方法について連判いて、少ない
方の画素ＷｋＫ対応させる方法も考えられる。

ｊ１４図は斯る方法を実現する為の回路構成図を示すも
のであるが、特に送信側の画素証が受信側の画素舅より
も少ない場合を例示するものである。

同図中、ＩＡ６はカウンタで、周期！のタロツタパルス
を計数しながら、一定の計数１ｉＫ″ｌ′″出力を行う
ものである。このカウンタ怠６の出力祉インバータｔ８
を通じて、アンド、ゲート３ｏに入力される。このアン
ド、ゲート３ｏはタロツクパルスをシフトレジスタｔＯ
Ｋ与えている。斯る構成にあって、カウンタ２６の“１
′″出力を行う又は近似の整数値に設定される。

斯る構成によれば、シフ）レジスタ２０のシフト動作の
ｑ回毎に１回ずつ停止される事となり、この時のシフト
レジスタ２ｏの出力はシフレを続けているシフトレジス
タ２２によって、２ビット分として取り込まれる事とな
る。従って、シフトレジスタ２０からのＭビットの出力
社シフシレジスタ２２に依って、菫ビットに水増されて
読み取られる事となる。この時、シフトレジスタ２０の
シフトの停止回数は１１回であるが、この停止は全体に
均一に分布している為、微かの解像度の低下と−う弊害
を除けば、−素数の変換としては良い結果を得る事が出
来る。

ちなみに、送信側の画素Ｍが受信側の画素Ｎよりも多い
場合社、第５図示の回路が適用される。

同図示構成にあっては、カウンタ２６はクロックパルス
の一定の計数毎に“１″出力を行うが、舅 この一定計歇ｑは□に等しいか又は近似の整Ｍ　−■ 数値に設定される。又、このカウンタ２６の出力はイン
バータ３２を通じてクロックパルスと共にアンド、ゲー
ト３４に与えられ、このアンド、ゲート３４の出力がシ
フトレジスタ２２のクロック入力となる。

斯る構成によれば、シフトレジスタ２２のジアジ動作の
ｑ＠−に１回ずつ停止される事となり、この時シ７トレ
ジス★２２は、シフトを続けているシフトレジスタ２０
の出力の取り込みを１ビット分止める事となる。従って
、シフトレジスタ２０からのＮビットの出力はシフトレ
ジスタ２２によって、Ｍ−Ｎビット分間引かれて読み取
られる事となるが、この間引きは全体に均一に分布して
いる為、画素数の変換としては良好な結果を得る事が出
来る。

尚、第４．５図示実施例に於て、カウンタ２６の一定計
微Ｑは、常に一定とする必要はなく、一定の周期で変化
させても良−０又、第１．５図示実施例のカウンタ２６
部分を、マイクルプロ七す等のソフトウェアで構成して
も良−０ 尚、上記各実施例は、シフトレジスタｇｏ、ｘｉのクロ
ックパルスの周期制御又は周期的な停止制御によって送
信Ｉｌと受信側の画素数Ｉｈ冑ツチンダを行う如き構成
を採用したが、００１）１０からの画素信号の取り込み
又は通電記録装置ｌ−に対する記録信号の印加の段階で
、画素数を水増又は間引く構成としても良い。

第６．７図は斯る構成を実現する為の回路構成図で、夏
〉Ｍの場合を例示するものである。

第６図は、送信側での信号変換処理を例示するものであ
るが、同図中シフトレジスタ２０．２２は何れ４ｘビツ
トのシフトレジスタであるが、送信側のシフトレジスタ
！！０に０ＯＤＩＯから画素毎の信号を人力するに当っ
て、一定のビット間隔毎に１つの画素に対応する信号を
２ビツトとしてシフトレジスタ２０にパラレル人力し、
Ｎビットの画素信号を１ビツトに水増してシフトレジス
タ２０に取り込ませる。受信側のシフトレジスタ２２で
は、シフトレジスタ２０の内容をそっくり取り込んで出
力すれば良い。斯る構成によれば、００Ｄ１０から画素
毎の信号を取り込む際に、Ｎビットの信号がＮビットに
水増される。又、第７図は受信側での信号変換処理を例
示するものであるが同図中、シフトレジスタ２０．２２
ｆｉ何れもＮビットのシフトレジスタであり、受信側の
シフトレジスタ、２２ではシフトレジスタ２０の内容を
そっくり取り込むが、これをパラレル出力するに当って
一定のビット間隔毎に、１ビツト分の出力を２ビツト分
に分枝して出力し、２゛つの画素に対応する記録信号と
している。斯る構成によれば、通電記録装置１６４ｃ記
録信号が与えられる際に、Ｎビットの信号がＮビットに
水増される。これに対してＮく舅の場合は第８．９図に
示す如龜構成が採られる。λ 第８図は送信側での信号変換処理を例示するものである
が、同図中シフトレジスタ２０．２２ｄ何れもＮビット
のシフトレジスタであるが、送信側のシフトレジスタ２
０ＫＯＯＤ　Ｉ　Ｏから画素毎の信号を入力するに当っ
て、一定のビット間ｌｉｉ毎に２つの画素に対応する信
号を１ビツトとしてシフトレジスタ２０にオア、ゲート
３６を通電て入力し、Ｎビットの一意信号をｙビット迄
間引いて、シフトレジスタ２０に取り込ませる。受信側
のシフトレジスタ２２ではシフトレジスタ２０の内容を
そっくり取り込んで出力すれば良い。驕る構成によれば
、０ＯｐｌＯから画素毎の信号を取り込む際に、Ｎビッ
トの信号が夏ピッＦ迄間引かれる〇又、ｔＩＩｉ９図は
受信側での信号変換処理を例示するものであるが、同図
中シフトレジスタ２０Ｓａｌｌは何れもＮビットのシフ
トレジスタであり、受信側のシフトレジスタ２２では、
シフトレジスタ２０の内容をそっくり取り込むが、これ
ｔパラレル出力するに当って、一定のビット間隔毎に２
ビツト分の出力をオアゲート３８を通じて１ビツトにま
とめて出力し、１つの画素に対応する記録信号としてい
る。する構成によれば、通電記録装置１６に記録信号が
与えられる際にＮビットの信号がＮビット迄間引かれる
。

尚、第８．９図示構成に於ては、オアゲート３６．３８
は必ずしも必要ではなく、オア、ゲート３６．３８に人
力される２つの信号の内、１方を浮かしてしまっても良
い。

尚、第６．７．８．９図示の各実施例は、説明の簡略化
の為にシフトレジスタを中心に説明［７ているが、シフ
トレジスタは必ずしも必要な要件ではない。

又、上記各実施例社全てファクシミリ装置の送信側と受
信側を例にとって説明したが、本発明の適用は必ずしも
ファクシミリ装置に限定されるものではなく、他のビッ
ト数変換を要するあらゆる場合に適用可能である。

以上述べた如く、本発明によれば極めて簡単な構成によ
り画像信号の画素数の変換が実行でき、従ってビット数
の異なる装置間の連結をなし得るもので、その有用性極
めて大なるものである。

【図面の簡単な説明】

第１図は本発明の適用されるファクシミリ装置の原理を
説明する概略構成図、第２図は本発明の一実施例に係る
信号変換装置のブロック図、第３〜９図は本発明のその
他の実施例に係る信号変換装置のブロック図である。 ２０８．。６．パラレルインシリアルアウトシフトレジ
スタ ２２　、、、、、シリアルインパラレルアウトレジスタ
２４・・・・・変換器 ２６、。、。、カウンタ 第　２　ｍ 第　３　ｍ 濁４ｍ 第５Ｍ

Claims (1)

【特許請求の範囲】
1. 画像信号の入力若しくは出力に係わる周期信号を制御す
   ることにより、画像信号の画素数を変換する機構成した
   ことを特徴とする画像処理装置。