JPS62143561A - 画像縮小回路 - Google Patents
画像縮小回路Info
- Publication number
- JPS62143561A JPS62143561A JP60285185A JP28518585A JPS62143561A JP S62143561 A JPS62143561 A JP S62143561A JP 60285185 A JP60285185 A JP 60285185A JP 28518585 A JP28518585 A JP 28518585A JP S62143561 A JPS62143561 A JP S62143561A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- shift register
- pixels
- picture element
- original image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 23
- 238000000605 extraction Methods 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000003786 synthesis reaction Methods 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000000284 extract Substances 0.000 abstract description 3
- 230000002194 synthesizing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000011946 reduction process Methods 0.000 description 3
- 238000010422 painting Methods 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
文書の編集を行う通信処理装置において、原画から隣接
する複数の画素を抽出し、所定の論理に基づき新たな画
素を合成し、所定位置に配置することにより、原画を所
定比率に縮小する。
する複数の画素を抽出し、所定の論理に基づき新たな画
素を合成し、所定位置に配置することにより、原画を所
定比率に縮小する。
本発明は、文書の編集を行う通信処理装置における画像
縮小回路に関する。
縮小回路に関する。
近年端末相互間で送受信する文書に編集を行う通信処理
装置が実用化されることにより、文書処理端末、或いは
ファクシミリ端末相互間で、文書の送受信を行うことが
可能となりつつある。
装置が実用化されることにより、文書処理端末、或いは
ファクシミリ端末相互間で、文書の送受信を行うことが
可能となりつつある。
かかる通信処理装置において、扱う文書のサイズが互い
に異なる端末相互間も、文書の送受信を可能とする手段
の実現が、強く要望されている。
に異なる端末相互間も、文書の送受信を可能とする手段
の実現が、強く要望されている。
第４図は従来ある画像縮小回路の一例を示す図である。
第４図において、文書処理端末１は８４版の文書を送受
信可能であり、ファクシミリ端末４ばＡ４版の文書を送
受信可能とする。また画像縮小回路５は、８４版の文書
を扱う文書処理端末５１と、Ａ４版の文書を扱うファク
シミリ端末５３と、縮小機能付複写装置５５とを具備し
ている。
信可能であり、ファクシミリ端末４ばＡ４版の文書を送
受信可能とする。また画像縮小回路５は、８４版の文書
を扱う文書処理端末５１と、Ａ４版の文書を扱うファク
シミリ端末５３と、縮小機能付複写装置５５とを具備し
ている。
文書処理端末１がファクシミリ端末４に対し８４版の文
書１１を送信する為に発呼すると、中央制御装置３は文
書処理端末１が８４版の文書を、またファクシミリ端末
４がＡ４版の文書を扱うことを識別し、文書処理端末１
およびファクシミリ端末４を、それぞれ画像縮小回路５
内の文書処理端末５１およびファクシミリ端末５３に通
信路網２を介して接続し、また縮小機能付複写装置５５
に８４版からＡ４版への縮小比率を伝達する。
書１１を送信する為に発呼すると、中央制御装置３は文
書処理端末１が８４版の文書を、またファクシミリ端末
４がＡ４版の文書を扱うことを識別し、文書処理端末１
およびファクシミリ端末４を、それぞれ画像縮小回路５
内の文書処理端末５１およびファクシミリ端末５３に通
信路網２を介して接続し、また縮小機能付複写装置５５
に８４版からＡ４版への縮小比率を伝達する。
文書処理端末１が８４版の文書１１を送信すると、画像
縮小回路５内の文書処理端末５１は、８４版の文書５２
（−文書１１）を出力する。
縮小回路５内の文書処理端末５１は、８４版の文書５２
（−文書１１）を出力する。
次に縮小機能付複写装置５５は、文書処理端末５１が出
力した文書５２を、中央制御装置３からの指示によりＡ
４版の文書５４に縮小複写し、ファクシミリ端末５３に
入力する。ファクシミリ端末５３がＡ４版の文書５４を
送信すると、ファクシミリ端末４はＡ４版の文書４１．
（＝ ５４．）を受信する。
力した文書５２を、中央制御装置３からの指示によりＡ
４版の文書５４に縮小複写し、ファクシミリ端末５３に
入力する。ファクシミリ端末５３がＡ４版の文書５４を
送信すると、ファクシミリ端末４はＡ４版の文書４１．
（＝ ５４．）を受信する。
以上により、文書処理端末１が送信した８４版の文書１
１はＡ４版に縮小され、ファクシミリ端末４に受信され
る。
１はＡ４版に縮小され、ファクシミリ端末４に受信され
る。
以上の説明から明らかな如く、従来ある画像縮小回路に
おいては、文書処理端末５１が受イ５出力した８４版の
文書５１を縮小機能付複写装置５５により所要のＡ４版
の文書５４に縮小した後、ファクシミリ端末５３により
送信している為、縮小処理に多大の時間を要する問題点
があった。
おいては、文書処理端末５１が受イ５出力した８４版の
文書５１を縮小機能付複写装置５５により所要のＡ４版
の文書５４に縮小した後、ファクシミリ端末５３により
送信している為、縮小処理に多大の時間を要する問題点
があった。
第１図は本発明の原理を示す図である。
第１図においては、原画１００から所定位置の互いに隣
接する複数の画素を抽出する画素抽出手段２００と、画
素抽出手段２００が抽出する複数の画素から所定の論理
に基づき新たな画素を合成する隣接画素合成手段３００
と、隣接画素合成手段３００が合成する画素を所定位置
に配置する画素配置手段５００と、画素抽出手段２００
の画素抽出位置、隣接画素合成手段３００の画素合成論
理、並びに画素配置手段５００の画素配置を指定する縮
小比率設定手段４００とが設けられている。
接する複数の画素を抽出する画素抽出手段２００と、画
素抽出手段２００が抽出する複数の画素から所定の論理
に基づき新たな画素を合成する隣接画素合成手段３００
と、隣接画素合成手段３００が合成する画素を所定位置
に配置する画素配置手段５００と、画素抽出手段２００
の画素抽出位置、隣接画素合成手段３００の画素合成論
理、並びに画素配置手段５００の画素配置を指定する縮
小比率設定手段４００とが設けられている。
即ち本発明によれば、原画を構成する画素から縮小され
た原画の画素が直接合成される為、縮小処理に要する時
間が大幅に短縮される。
た原画の画素が直接合成される為、縮小処理に要する時
間が大幅に短縮される。
以下、本発明の一実施例を図面により説明する。
第２図は本発明の一実施例による画像縮小回路を示す図
であり、第３図は本発明の他の実施例による画像縮小回
路を示す図である。なお、企図を通じて同一符号は同一
対象物を示す。
であり、第３図は本発明の他の実施例による画像縮小回
路を示す図である。なお、企図を通じて同一符号は同一
対象物を示す。
第２図においては、原画１００（第１図）を構成する画
素は、ラインメモリ７に１ライン単位に蓄積される。例
えば８４版の原画をＡ４版に縮小する場合には、ライン
メモリ７には８４版の１ライン分、即ち２０４８画素が
蓄積されることとなり、Ａ４版の１ライン分、即ち１７
２８画素に縮小することとなる。
素は、ラインメモリ７に１ライン単位に蓄積される。例
えば８４版の原画をＡ４版に縮小する場合には、ライン
メモリ７には８４版の１ライン分、即ち２０４８画素が
蓄積されることとなり、Ａ４版の１ライン分、即ち１７
２８画素に縮小することとなる。
プロセッサ８は、ラインメモリ７から１ライン分の画素
をシフトレジスタ６１に蓄積すると共に、クロック回路
６３に縮小比率（前例においては１７２８／２０４８＃
０．８）を設定する。
をシフトレジスタ６１に蓄積すると共に、クロック回路
６３に縮小比率（前例においては１７２８／２０４８＃
０．８）を設定する。
クロック回路６３ば、シフトレジスタ６１に所定周期の
シフト信号を伝達し、蓄積されている画素を１画素宛抽
出し、レジスタ６２および論理和回路６４に伝達する。
シフト信号を伝達し、蓄積されている画素を１画素宛抽
出し、レジスタ６２および論理和回路６４に伝達する。
レジスタ６２は、一つ前の周期にシフトレジスタ６１か
ら出力された画素を論理和回路６４に伝達する。論理和
回路６４は、第１乃至第３周期にシフトレジスタ６１か
ら伝達された第１乃至第３画素は、その侭シフトレジス
タ６５に伝達するが、第４周期に伝達された第４画素は
シフトレジスタ６５に伝達せず、第５周期において、シ
フトレジスタＧ１から伝達された第５画素と、レジスタ
６２から伝達された第４画素との論理和処理を行って新
たな画素を合成し、シフトレジスタ６５に伝達する。
ら出力された画素を論理和回路６４に伝達する。論理和
回路６４は、第１乃至第３周期にシフトレジスタ６１か
ら伝達された第１乃至第３画素は、その侭シフトレジス
タ６５に伝達するが、第４周期に伝達された第４画素は
シフトレジスタ６５に伝達せず、第５周期において、シ
フトレジスタＧ１から伝達された第５画素と、レジスタ
６２から伝達された第４画素との論理和処理を行って新
たな画素を合成し、シフトレジスタ６５に伝達する。
以上によりシフトレジスタ６１から出力された第１乃至
第５画素の内、第１乃至第３画素はその侭シフトレジス
タ６５に蓄積され、第４画素および第５画素は論理和処
理により新たな１画素としてシフトレジスタ６５に蓄積
され、合計４画素に縮小されて蓄積されたこととなる。
第５画素の内、第１乃至第３画素はその侭シフトレジス
タ６５に蓄積され、第４画素および第５画素は論理和処
理により新たな１画素としてシフトレジスタ６５に蓄積
され、合計４画素に縮小されて蓄積されたこととなる。
以下同様の過程を、シフトレジスタ６１から抽出される
５画素毎に施すことにより、シフトレジスタ６１に蓄積
された２０４８個の画素は、縮小比率０．８に縮小され
てシフトレジスタ６５に蓄積される。
５画素毎に施すことにより、シフトレジスタ６１に蓄積
された２０４８個の画素は、縮小比率０．８に縮小され
てシフトレジスタ６５に蓄積される。
プロセッサ８ば、シフトレジスタ６５に蓄積されている
縮小された画素を読出し、ラインメモリ７に蓄積する。
縮小された画素を読出し、ラインメモリ７に蓄積する。
以上の過程を原画１００ （第１図）を構成する総ての
ラインに適用することにより、ライン方向に縮小比率０
．８に縮小された変換原画６００モリ７に蓄積されてい
る原画１００（第１図）の第ｎラインを構成する２０４
８画素を画像縮小回路６１のシフトレジスタ６１に蓄積
した後、クロック回路６３に縮小比率（＃０．８）を設
定する。
ラインに適用することにより、ライン方向に縮小比率０
．８に縮小された変換原画６００モリ７に蓄積されてい
る原画１００（第１図）の第ｎラインを構成する２０４
８画素を画像縮小回路６１のシフトレジスタ６１に蓄積
した後、クロック回路６３に縮小比率（＃０．８）を設
定する。
クロック回路６３ば、シフトレジスタ６１に蓄積された
２０４８画素をレジスタ６６に転送する。
２０４８画素をレジスタ６６に転送する。
かかる状態でプロセッサ８はラインメモリ７に蓄積され
ている原画１００ （第１図）の第ｎ −＋−１ライン
を構成する２０４８画素をシフトレジスタ６１に蓄積す
る。、論理和回路６７ば、レジスタ６Ｇに蓄積されてい
る第ｎラインの画素と、シフトレジスタ６１に蓄積され
た第ｆｉ −１−１ラインの画素とをそれぞれ対応する
画素同士で論理和処理を施して新たな２０４８画素を合
成し、シフＩ・レジスタ６８に蓄積する。
ている原画１００ （第１図）の第ｎ −＋−１ライン
を構成する２０４８画素をシフトレジスタ６１に蓄積す
る。、論理和回路６７ば、レジスタ６Ｇに蓄積されてい
る第ｎラインの画素と、シフトレジスタ６１に蓄積され
た第ｆｉ −１−１ラインの画素とをそれぞれ対応する
画素同士で論理和処理を施して新たな２０４８画素を合
成し、シフＩ・レジスタ６８に蓄積する。
クロック回路６３ば、所定周期のシフト信号をシフトレ
ジスタ６１および６８に伝達し、シフトレジスタ６１お
よび６日から出力される画素を、選択回路６９に伝達す
る。
ジスタ６１および６８に伝達し、シフトレジスタ６１お
よび６日から出力される画素を、選択回路６９に伝達す
る。
クロック回路６３は、シフトレジスタ６１に第１ライン
乃至第ｎ’ −１ラインを構成する２０４８画素が蓄積
されている場合には、選択回路６９にシフトレジスタ６
１から伝達される画素を選択させ、レジスタ６２および
論理和回路６４に伝達させるが、シフトレジスタ６１に
第ｎラインおよび第ｎ＋ｌラインを構成する２０４８画
素が蓄積されている場合には、シフトレジスタ６１がら
伝達される画素を選択させず、第ｎ＋ｌラインが蓄積さ
れている場合にはシフトレジスタ６８から伝達される新
たに合成されたラインの画素を選択し、レジスタ６２お
よび論理和回路６４に伝達させる。
乃至第ｎ’ −１ラインを構成する２０４８画素が蓄積
されている場合には、選択回路６９にシフトレジスタ６
１から伝達される画素を選択させ、レジスタ６２および
論理和回路６４に伝達させるが、シフトレジスタ６１に
第ｎラインおよび第ｎ＋ｌラインを構成する２０４８画
素が蓄積されている場合には、シフトレジスタ６１がら
伝達される画素を選択させず、第ｎ＋ｌラインが蓄積さ
れている場合にはシフトレジスタ６８から伝達される新
たに合成されたラインの画素を選択し、レジスタ６２お
よび論理和回路６４に伝達させる。
以１にレジスタ６２、論理和回路６４およびシフトレジ
スタ６５は、第２図におけると同様に、伝達される各ラ
インの２０４８画素を、縮小比率０゜８に縮小する。
スタ６５は、第２図におけると同様に、伝達される各ラ
インの２０４８画素を、縮小比率０゜８に縮小する。
以上の過程を原画１００ （第１図）を構成する総ての
ラインに適用することにより、ｎ ＋ １ライン毎に１
ライン縮小し、各ライン方向に縮小比率０．８に縮小さ
れた変換原画６００ （第１図）が得られる。
ラインに適用することにより、ｎ ＋ １ライン毎に１
ライン縮小し、各ライン方向に縮小比率０．８に縮小さ
れた変換原画６００ （第１図）が得られる。
以上の説明から明らかな如く、本実施例によれば、画像
縮小回路６および６′は、ラインメモリ７に蓄積される
原画１００（第１図）を構成する画素を、所定縮小比率
で縮小し、変換層ＷＪ６００（第１図）を構成する。
縮小回路６および６′は、ラインメモリ７に蓄積される
原画１００（第１図）を構成する画素を、所定縮小比率
で縮小し、変換層ＷＪ６００（第１図）を構成する。
なお、第２図および第３図はあく迄本発明の一実施例に
過ぎず、例えば縮小比率は０．８或いはｎ／（ｎ＋１）
に限定されることは無く、他に幾多の変形が考慮される
が、何れの場合にも本発明の効果は変わらない。
過ぎず、例えば縮小比率は０．８或いはｎ／（ｎ＋１）
に限定されることは無く、他に幾多の変形が考慮される
が、何れの場合にも本発明の効果は変わらない。
以上、本発明によれば、前記通信処理装置において、原
画を構成する画素から縮小された原画の画素が直接合成
される為、縮小処理に要する時間が大幅に短縮される。
画を構成する画素から縮小された原画の画素が直接合成
される為、縮小処理に要する時間が大幅に短縮される。
第１図は本発明の原理を示す図、第２図は本発明の一実
施例による画像縮小回路を示す図、第３図は本発明の他
の実施例による画像縮小回路を示す図、第４図は従来あ
る画像縮小回路の一例を示す図である。 図において、１および５１は文書処理端末、２ば通信路
網、３は中央制御装置、４および５３はファクシミリ端
末、５．６および６°は画像縮小回路、７はラインメモ
リ、８はプロセッサ、１１．４１．５２および５４は文
書、６１．６５および６８はシフトレジスタ、６２およ
び６６はレジスタ、６４および６７は論理和回路、６９
ば選択回路、１００は原画、２００は画素抽出手段、３
００は隣接画素合成手段、４００は縮小比率設定手段、
５００は画素配置手段、６００は変換原画、本発明の力
理胃 峯 １ 口 木令ｑｔこｔ名画６（跪小回ユ失シ 卒 ２ 口 爪倍旧月の砲の画ブ秩痢り中口遠く 乎 ３ 図 災東ある去償扁小口路 第４ 図
施例による画像縮小回路を示す図、第３図は本発明の他
の実施例による画像縮小回路を示す図、第４図は従来あ
る画像縮小回路の一例を示す図である。 図において、１および５１は文書処理端末、２ば通信路
網、３は中央制御装置、４および５３はファクシミリ端
末、５．６および６°は画像縮小回路、７はラインメモ
リ、８はプロセッサ、１１．４１．５２および５４は文
書、６１．６５および６８はシフトレジスタ、６２およ
び６６はレジスタ、６４および６７は論理和回路、６９
ば選択回路、１００は原画、２００は画素抽出手段、３
００は隣接画素合成手段、４００は縮小比率設定手段、
５００は画素配置手段、６００は変換原画、本発明の力
理胃 峯 １ 口 木令ｑｔこｔ名画６（跪小回ユ失シ 卒 ２ 口 爪倍旧月の砲の画ブ秩痢り中口遠く 乎 ３ 図 災東ある去償扁小口路 第４ 図
Claims (1)
- 【特許請求の範囲】 文書の編集を行う通信処理装置において、 原画（１００）から所定位置の互いに隣接する複数の画
素を抽出する画素抽出手段（２００）と、該画素抽出手
段（２００）が抽出する複数の画素から所定の論理に基
づき新たな画素を合成する隣接画素合成手段（３００）
と、 該隣接画素合成手段（３００）が合成する画素を所定位
置に配置する画素配置手段（５００）と、前記画素抽出
手段（２００）の画素抽出位置、前記隣接画素合成手段
（３００）の画素合成論理、並びに前記画素配置手段（
５００）の画素配置を指定する縮小比率設定手段（４０
０）とを設け、前記原画（１００）に所定の変換を施し
た変換原画（６００）を得ることを特徴とする画像縮小
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60285185A JPS62143561A (ja) | 1985-12-18 | 1985-12-18 | 画像縮小回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60285185A JPS62143561A (ja) | 1985-12-18 | 1985-12-18 | 画像縮小回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62143561A true JPS62143561A (ja) | 1987-06-26 |
Family
ID=17688202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60285185A Pending JPS62143561A (ja) | 1985-12-18 | 1985-12-18 | 画像縮小回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62143561A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05189558A (ja) * | 1992-05-15 | 1993-07-30 | Casio Comput Co Ltd | イメージ・データの縮小方式 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58181367A (ja) * | 1983-03-30 | 1983-10-24 | Canon Inc | 画像処理装置 |
| JPS60140292A (ja) * | 1983-12-28 | 1985-07-25 | 株式会社東芝 | パタ−ン拡大縮小装置 |
| JPS61179671A (ja) * | 1985-02-05 | 1986-08-12 | Sanyo Electric Co Ltd | イメ−ジ情報の拡大縮小回路 |
-
1985
- 1985-12-18 JP JP60285185A patent/JPS62143561A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58181367A (ja) * | 1983-03-30 | 1983-10-24 | Canon Inc | 画像処理装置 |
| JPS60140292A (ja) * | 1983-12-28 | 1985-07-25 | 株式会社東芝 | パタ−ン拡大縮小装置 |
| JPS61179671A (ja) * | 1985-02-05 | 1986-08-12 | Sanyo Electric Co Ltd | イメ−ジ情報の拡大縮小回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05189558A (ja) * | 1992-05-15 | 1993-07-30 | Casio Comput Co Ltd | イメージ・データの縮小方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4189748A (en) | Video bandwidth reduction system using a two-dimensional transformation, and an adaptive filter with error correction | |
| CN105915780B (zh) | 图像信号处理器和包括图像信号处理器的装置 | |
| CN100477788C (zh) | 图像处理显示装置和图像处理显示方法 | |
| JPS59163965A (ja) | カラ−システム | |
| EP0752784A3 (en) | Image forming apparatus | |
| JPS62143561A (ja) | 画像縮小回路 | |
| JP3133161B2 (ja) | デジタル二次元フィルタおよび二次元有限インパルス応答（ｆｉｒ）フィルタ | |
| JP3116989B2 (ja) | 圧縮された２値画像データの復元装置 | |
| TW529310B (en) | Data-processing arrangement for processing different types of data | |
| JP2019092223A (ja) | 電子カメラ | |
| JPS60182876A (ja) | イメ−ジデ−タ処理システム | |
| JP2675208B2 (ja) | 同報通信制御方法 | |
| JPH1127689A (ja) | ビデオ信号を処理するための回路装置 | |
| JPS59101959A (ja) | 画情報拡大回路 | |
| JP3189873B2 (ja) | 色変換装置 | |
| JPS60140976A (ja) | カラ−画像処理装置 | |
| JPH04252386A (ja) | 画像処理装置 | |
| JP3429520B2 (ja) | 受信データ処理装置 | |
| JPH11215191A (ja) | 構内交換機および音声変換方法 | |
| JPS58204673A (ja) | ２値画像符号化装置 | |
| JPH05122497A (ja) | 画像送受信機能を有する電子フアイル装置 | |
| JPS6124875B2 (ja) | ||
| JPH02186393A (ja) | インターフェース回路 | |
| JPS6084038A (ja) | 符号誤り制御方式 | |
| JPS57184369A (en) | Picture converting device |