JPH05189558A - イメージ・データの縮小方式 - Google Patents

Abstract

(57)【要約】 【目的】 画像処理専用の装置を使用することなく、イ
メージ・データを高速に縮小処理できるようにする。 【構成】 １６ビットの元のデータを１３ビットの縮小
データに変換する場合、元のデータの０ビット目と１ビ
ット目をオア加算して縮小データの０ビット目を作成
し、５ビット目と６ビット目をオア加算して縮小データ
の４ビット目を作成し、１０ビット目と１１ビット目を
オア加算して縮小データの８ビット目を作成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、イメージ・データの画
像処理方式に係り、さらに詳しくはイメージ・データの
縮小方式に関する。

【０００２】

【従来の技術】近年イメージスキャナとメモリの発達に
よりイメージ・データが簡単に記憶できるようになり、
このデータを様々に加工する画像処理方式が要求されて
いる。ワードプロセッサで作成した文書にイメージスキ
ャナから入力したイメージ・データを挿入してプリンタ
に出力するのもその一例である。このように文書の一部
分に画像データを出力するのにはイメージ・データを適
当に縮小する必要があり、この縮小方式として一定間隔
にドット単位の間引きを行う方式や２値化された複数の
データの中の黒か白の多い方を減らす方式がある。例え
ば一定区間にドット単位の間引きを行う時（間引き方
式）はＲＡＭに格納したイメージ・データをロード・ア
ドレスからＣＰＵが読み出して再びＲＡＭ上の別のセー
ブ・アドレスに格納する転送処理を行う。そしてプログ
ラムされた間引きデータに基づいてＣＰＵは間引きする
ロード・アドレスのデータを読み込まず次のロード・ア
ドレスのデータを読み込み再格納する時は連続したセー
ブ・アドレスに格納し、縮小処理を行っている。

【０００３】

【発明が解決しようとする課題】しかし、上述した縮小
方式はデータをドット単位で処理する為にイメージ・デ
ータ内の全てのデータをアクセスする必要があり処理ス
ピードが遅い。この為、処理スピードをはやくするのに
は画像処理専用の装置を設けなければならず高価になる
という問題点があった。

【０００４】本発明の課題は、画像処理専用の装置を用
いることなくイメージ・データを高速に縮小処理できる
ようにすることである。

【０００５】

【課題を解決するための手段】本発明の手段は次の通り
である。縮小手段１（図１の機能ブロック図を参照、以
下同じ）は、イメージ・データを一定ビット数の処理単
位で任意のビットデータをオア加算し所定の縮小比率に
縮小する。

【０００６】結合手段２は前記縮小手段１が縮小した縮
小データの中で相隣り合う縮小データ同士を前記縮小比
率に従って右又は左方向にビットシフトし縮小データを
前記一定ビット数に結合する。

【０００７】

【作用】本発明の手段の作用は次の通りである。一定ビ
ット数のイメージ・データが縮小手段１に加わると、縮
小手段１はその中の任意ビットをオア加算し、所定比率
に従ってデータを作成し、結合手段２へ出力する。結合
手段２は上記縮小データを入力し、相隣り合う縮小デー
タに対して、前記縮小手段１の縮小比率に従って各々の
データを左、右にビットシフトし、上記縮小データを前
記一定ビット数に結合し、縮小されたイメージ・データ
を作成する。

【０００８】従って、縮小手段１は任意のビットをオア
加算するだけで良く、結合手段２は前記縮小比率に従っ
て縮小データをシフトし、初めの一定ビット数に結合処
理するだけで良く、イメージデータの縮小処理を高速に
行うことができる。

【０００９】

【実施例】以下、一実施例を図２乃至図６を参照しなが
ら説明する。図２は実施例の回路構成図である。この装
置はマイクロプロセッサであるＣＰＵ３を有し、画像を
読み取るイメージセンサ４は読取制御部５を介しバスラ
インによってＣＰＵ３に接続している。さらに、ＣＰＵ
３はこのバスラインによってこのイメージセンサ４が読
み取ったイメージ・データを一時的に格納するイメージ
バッファ６、本実施例の装置によってイメージ・データ
の処理を行うシステムプログラムを格納するＲＯＭ７、
処理前後のデータや本実施例のシフトテーブルを格納す
るＲＡＭ８、イメージ・データが格納される外部記憶装
置制御部９とハードディスク（ＤＩＳＫ）１０とフロッ
ピィディスク（ＦＤ）１１とから構成される外部記憶装
置、イメージ・データやシステムプログラムが印刷され
るプリンタ制御部１２とプリンタ１３とから構成される
印刷装置、オペレータが上述した処理の指示を入力する
キー制御部１４とキーボード１５とから構成される入力
装置、イメージ・データを画面出力するＶ／ＲＡＭ１６
とＣＲＴ制御部１７とＣＲＴ１８とから構成されるＣＲ
Ｔ装置にそれぞれ接続している。

【００１０】以上のような構成の装置において、画像デ
ータを縮小処理する方式について説明する。尚、本実施
例では１６ビットのＣＰＵを使い、以下１６ビットの処
理単位で処理する例を説明する。

【００１１】図３はイメージ・データの縮小処理前後の
画像を示す図であり、同図(a) は縮小前のイメージ・デ
ータ画像であり、同図(b) は処理単位にイメージ・デー
タを縮小した時の図である。同図(c) は処理単位に縮小
したデータを結合してイメージ・データ全体の縮小結合
後の画像を示した図である。本実施例では１６ビットを
一度で処理するが、これを図３でみると記号Ｄ１で示す
ワク内が１６ビットのデータによって構成される処理単
位である。同様に記号Ｄ２，Ｄ３，Ｄ４で示すワク内も
それぞれ１６ビットのデータによって構成されている。
図４(a) ，(b)はこの処理単位の１６ビットのデータの
縮小前後の図である。即ち、１６ビットのイメージ・デ
ータを所望の縮小比率で縮小すると図４(a) から同図
(b) に示すように縮小したデータを得ることができる。

【００１２】まずこの縮小方式について説明する。今、
図２に示すイメージバッファ６が図３(a) に示す画像Ａ
を格納しているとする。オペレータがキーボード１６か
ら縮小処理の指示を入力すると、キーボード１５はキー
制御部１４とバスラインを介してＣＰＵ３に縮小処理指
示データを供給する。この指示データが供給されるとＣ
ＰＵ３はＲＯＭ７が格納するシステムプログラムを読み
込んでこのプログラムに従って縮小処理を行う。即ち、
ＣＰＵ３はイメージバッファの処理開始位置データＤ１
が入っている１ラインの先頭位置から１６ビット単位の
ビットデータをＣＰＵ３内のレジスタＡに読み込み、こ
のデータをワークエリアレジスタＤで縮小処理する。例
えば縮小率を16分の13（約81％）にして上位ビット側に
左づめにする場合には３個所の２ビットデータをオア演
算してそれぞれ１ビットにする。

【００１３】図４では０ビットと１ビット、５ビットと
６ビット、１０ビットと１１ビットの位置のデータをそ
れぞれオア演算して１ビットのデータを発生している。
残りのデータはそのままつめてスライドさせる。このよ
うにして得られる１３ビットのデータと余った下位３ビ
ットにはダミーデータとして白データ（ゼロ）を発生し
て格納し再びこの１６ビットの縮小データをレジスタＡ
に格納する。この時、１６ビットのイメージ・データは
マイクロプロセッサ内に組み込まれたオア演算回路に加
わり、オア演算回路は０ビットと１ビットのデータをオ
ア加算して０ビットのデータとし、２ビット、３ビッ
ト、４ビットのデータはそのまま１ビット、２ビット、
３ビットとし、５ビットと６ビットのデータをオア加算
して４ビットのデータとし、７ビット、８ビット、９ビ
ットのデータはそのまま５ビット、６ビット、７ビット
とし、１０ビットと１１ビットのデータをオア加算して
８ビットのデータとし、１２ビット、１３ビット、１４
ビット、１５ビットのデータをそれぞれ９ビット、１０
ビット、１１ビット、１２ビットとする。データが加わ
らない残りの３ビットにはＣＰＵ３がゼロデータを加え
て縮小した１６ビットのデータを格納する。以上の処理
を次の処理データＤ２、さらに次の処理データＤ３、さ
らに処理データＤ３，Ｄ４と続け、一行が終了したら次
の行に移りイメージ・データ全体に処理を行った場合、
図３(b) に示す各処理を縮小した画像が得られる。

【００１４】同図(b) に示す３ビットの空白部分Ｋ１，
Ｋ２，Ｋ３，Ｋ４をつめることによって図３(c) に示す
結合後の画像を得ることができるが、処理単位が１６ビ
ットなので、実際の処理は処理データＤ１のイメージ・
データを縮小処理した後、処理データＤ２のイメージ・
データを縮小処理して縮小処理したデータ相互の結合処
理を行い、さらに処理データＤ３のイメージ・データを
縮小処理した後結合処理を行うように縮小処理と結合処
理を交互に行い、縮小データを得る。

【００１５】次にこの結合処理について説明する。図５
は結合処理の為の縮小データのシフトを示す図である。
同図左側に示す基準からの位置番号（Ａ項）は縮小処理
開始位置（基準位置）からの処理単位の位置を示す番号
であり、同一行において、１６単位で繰り返される番号
である。

【００１６】図３(c) に示すように縮小されたイメージ
・データは縮小データＤ１ａ（１３ビット）と空白デー
タＤ１ｂ（３ビット）に区分され、この空白データＤ１
ｂには次の処理データＤ２を縮小したデータの上位３ビ
ットが加えられて縮小データの１６ビットデータとな
る。

【００１７】このような隣接するデータの縮小部分とあ
らたに縮小したデータの縮小部分とを結合する処理が結
合処理であり、隣接するデータの空白データを埋める為
にあらたに縮小したデータをその空白データを埋める部
分を発生する処理と残りの部分とに分ける処理がシフト
処理である。図５のＢ項（結合の為のビット位置（左隣
接））は位置番号（Ａ項）のデータの右シフトデータを
図示したものであり、図中の斜線部は縮小後のシフトし
たデータ部分を示し、空白部はダミーとしての白データ
を示す。このＢ項に示すシフト量はＤ項（基準データか
らのシフト数（左隣接））にシフト数とシフト方向を示
してある。図５Ｃ項（結合の為のビット位置（右隣
接））は同じく左シフトデータを示した図であり、Ｅ項
（基準データからのシフト数（右隣接））にこのＣ項の
シフト数とシフト方向を示してある。ここでＣ項とＥ項
の空欄部分（Ａ項の１，６，１１，１６番目に該当する
部分）はこの部分のデータを必要としない部分である。
ＲＡＭ８はこのシフトデータをテーブルデータとして各
縮小比率毎予め格納している。即ちＣＰＵ３は１ライン
の最初の区分データＤ１を縮小後シフトしないで２番目
の区分データＤ２を縮小した上位ビットによって端部３
ビットがオア加算されるまで例えばレジスタＡに格納す
る。

【００１８】続いてＣＰＵ３は２区分目のデータを読み
出すためにロード・アドレスを２区分目のデータＤ２に
セットして、このデータＤ２を読み出す。そしてＣＰＵ
３は２区分目のデータＤ２から、まずこの１区分目の縮
小によって生じた３ビットをオア加算によって埋めるデ
ータを右シフトによって発生する。そして、この右シフ
トのデータを先のデータＤ１を縮小したデータにオア加
算して１６ビットの縮小データを発生する。ＣＰＵ３は
この１６ビットを縮小したイメージ・データの１ライン
の最初の区分データとしてＲＡＭ８のセーブ・アドレス
に格納する。そして残った９ビットの縮小データと６ビ
ットのダミーの白データ（ゼロ）を左シフトによって発
生しレジスタＡに格納する。

【００１９】続いて、ＣＰＵ３はこの６ビットのダミー
の部分を埋める為に、データＤ３を縮小して、そのデー
タを右シフトによって右づめした６ビットのシフトデー
タを発生し、レジスタＡのデータに加算をして縮小デー
タの２区分目のデータを発生する。そして、本実施例で
は１６ビット処理のＣＰＵ３を使用しており、セーブ・
アドレスは１アドレス８ビットなので＋２インクリメン
トして縮小データを格納するＲＡＭ８の２区分目にレジ
スタＡのデータを格納する。このようにして、イメージ
・データを５区分目まで処理することにより、それまで
のシフト量の総計が処理単位のビット数をこえてしまう
ので、イメージ・データの６区分目のデータはそのまま
レジスタＡに加算をする。１６ビットのイメージ・デー
タを16分13に縮小する場合は、この時さらに２ビットの
ダミー部分が発生するので、この２ビットを埋める為
に、セーブ・アドレスはインクリメントしないで７区分
目のイメージ・データを縮小し、この７区分目の縮小デ
ータを右シフトしてレジスタＡのダミー部分２ビットを
埋めるデータを発生する。

【００２０】ＣＰＵ３は、このシフトデータをレジスタ
Ａに加算して１６ビットの縮小データを発生し、ここで
はＲＡＭ８の縮小データの記憶領域のセーブ・アドレス
が初期値＋８の５区分目に格納する。同様にしてＣＰＵ
３はイメージ・データの８区分目のデータを縮小データ
の６区分目と７区分目に、イメージ・データの９区分目
のデータを縮小データの７区分目と８区分目に格納す
る。このようにして処理を繰り返すと再びイメージ・デ
ータの１１区分目でシフト量が処理単位のビット数を１
巡するので、セーブ・アドレスをインクリメントしない
で、イメージ・データの１２区分目の処理を行う。これ
によってイメージ・データの１０区分目の１部２ビット
と１１区分目のデータと１２区分目の１部（１ビット）
とを縮小してオア加算した縮小データを縮小データの９
区分目に格納することになる。従って次にイメージ・デ
ータの１２区分目のデータを縮小データの９区分目と１
０区分目に、イメージ・データの１３区分目のデータを
縮小データの１０区分目と１１区分目に格納し、イメー
ジ・データの１４区分目のデータを縮小データの１１区
分目と１２区分目に、イメージ・データの１５区分目の
データを縮小データの１２区分目と１３区分目にそれぞ
れ格納する。イメージ・データの１６区分目では再びシ
フト量が処理単位のビット数を１巡するので、１５区分
目のイメージ・データを左シフトしてレジスタＡに格納
している３ビットにオア加算してＲＡＭ８上の縮小デー
タの１３区分目に格納する。

【００２１】この縮小データの１３区分目では丁度イメ
ージ・データの１６区分目のデータを縮小したデータで
埋まるので、イメージ・データの１７区分目からは上述
したイメージ・データの１区分目からの処理と同様のシ
フトとオア加算を行いセーブ・アドレスがイメージ・デ
ータの１７区分目の縮小データと１８区分目の縮小した
データを左シフトしたデータとが縮小データの１４区分
目にスライドしたように格納する。このようにして１ラ
インのイメージ・データを順次縮小処理して、１ライン
のデータを全て処理すると、ＣＰＵ３はイメージ・デー
タの２ラインの先頭にロード・アドレスをセットして再
び１ライン目と同様の縮小処理と結合処理を行って、ラ
イン単位でイメージ・データを全て処理することによっ
てイメージ・データを16分の13に縮小した縮小データを
ＲＡＭ８上に格納することができる。

【００２２】以上の処理を終了すると、オペレータはこ
のＲＡＭ８上の縮小データをキーボード１５からの指示
によってプリンタ１３やＣＲＴ１８に出力して、縮小画
像を得ることができる。

【００２３】次に以上の処理をフローチャートを使って
順次説明する。図６は実施例の処理フローチャートであ
る。ＣＰＵ３に処理開始データが加わると、ＣＰＵ３は
イメージ・データの読み出し開始位置をセットし、シフ
ト処理の基準位置を決めるために処理単位の位置データ
ｉを１にして（処理Ｓ１）、ロードするアドレスをイメ
ージバッファ６が格納するイメージ・データのラインの
先頭へセットし、縮小処理したイメージ・データを格納
するＲＡＭ８にデータをセーブするアドレスもセットす
る（処理Ｓ２）。これによってＣＰＵ３は例えば図３
(a) に示すデータＤ１の先頭にロード・アドレスをセッ
トする。続いてイメージバッファ６からＣＰＵ３は縮小
処理するために１６ビット幅でデータをＣＰＵ３内のレ
ジスタＡにロードし（処理Ｓ３）前述した６個所のデー
タをオア演算して１３ビットのデータを左づめした縮小
データを発生し、更に下位３ビットには白データ（ゼ
ロ）を発生して１６ビットの縮小データを得る（処理Ｓ
４）。ＣＰＵ３はこの縮小処理をレジスタＡからワーク
エリア（例えばレジスタＣなど）に転記して行い、縮小
処理後の縮小データを再びレジスタＡに格納する。第２
の発明では、この縮小を予め縮小比率毎用意したオア演
算回路によって処理する。

【００２４】次に加算処理のために位置データｉの数値
を判別して（処理Ｓ５）、位置データｉが１番目なので
シフト処理は行わずＣＰＵ３はレジスタＡの縮小処理し
た１６ビットのデータを２区分目の縮小データに加算し
て縮小した１６ビットデータを得るためにレジスタＢに
格納する（処理Ｓ６）。最初の位置（ｉ＝１）ではＣＰ
Ｕ３はＲＡＭ８のシフトテーブルを参照して図５Ｄ項に
示すようにシフトなしなのでシフト処理は行わない。こ
れは左づめに縮小処理しているのでラインの最初のデー
タはそのまま縮小後も先頭データになるためである。

【００２５】次に、ＣＰＵ３はイメージ・データの２区
分目のデータを読み出すために位置データｉに１を加算
し（処理Ｓ７）シフト処理のために位置データｉが値16
より大きいかを判定し（処理Ｓ８）、ここでは位置デー
タは２であり、処理Ｓ７によってインクリメントされ１
６より大きくない（ＮＯ）ので、次の処理に移り１ライ
ンの処理が終了したかどうかの判別（処理Ｓ９）を行
う。そしてまだ位置データが１番目の処理を終了したと
ころでありイメージ・データがあり１ライン処理は終了
していない（ＮＯ）ので次に位置データが２番目（ｉ＝
２）のイメージ・データを処理するためにイメージバッ
ファ６のロード・アドレスを２インクリメントしてアド
レスを初期値＋２とする（処理Ｓ１０）。ここでインク
リメントするのはＣＰＵ３が１アドレス８ビットで２ア
ドレスデータを１単位として処理しているためである。
ＣＰＵ３はロード・アドレスを２インクリメントすると
次に処理Ｓ３に移り、ロード・アドレス（初期アドレス
＋２）から次の位置データｉ＝２（２区分目）のイメー
ジ・データをレジスタＡにロードする（処理Ｓ３）。こ
こで再び位置データｉ＝１のイメージ・データと同様に
１３ビットに縮小処理したデータをレジスタＡに再格納
し（処理Ｓ４）、次にどのような結合処理を行うか決め
るために判別処理Ｓ５を行いシフト処理の選択を行う。
ここでは位置データｉ＝２なので結合処理Ｓ１１を行
う。すなわち、ＣＰＵ３はレジスタＡの縮小イメージ・
データを位置データｉ＝２によって求まる（図５Ｂ項の
２番目に示す）１３右シフトして、そのデータをレジス
タＢのデータとオア演算してその演算データをレジスタ
Ｂに格納する（処理Ｓ１１）。これによって縮小後の位
置データｊ＝１（１６ビット単位の１区分目）のイメー
ジ・データがレジスタＢに格納できるので、ＣＰＵ３は
このレジスタＢのデータをＲＡＭ８のセーブ・アドレス
に格納する（処理Ｓ１２）。次にセーブ・アドレスを次
の区分にうつすために処理Ｓ１０と同様にセーブ・アド
レスも２インクリメントして（処理Ｓ１３）、次の処理
後のイメージ・データを格納する位置をＲＡＭ８の格納
位置ｊ＝２（２区分目）にセットする。そして、処理Ｓ
１１でレジスタＡに格納した位置データｉ＝２の縮小デ
ータをワークエリアで３ビット左シフトして再びレジス
タＡに格納する（処理Ｓ１４）。

【００２６】尚、ＣＰＵ３はこのシフト処理でレジスタ
からはみ出した部分は切り捨て、データが入らないレジ
スタにはダミーとしての白データ（ゼロ）を格納する。
ＣＰＵ３は処理Ｓ１４で左シフトした縮小データを次の
３区分目のイメージ・データを縮小してオア加算するた
めにレジスタＢに格納する（処理Ｓ１５）。そしてＣＰ
Ｕ３はこの処理Ｓ１５によって次の縮小画像の位置デー
タｊ＝２の一部（左部分）をレジスタＢに格納する。再
びＣＰＵ３は処理Ｓ７で３区分目のデータを処理するた
めにイメージバッファ６の位置データｉを１インクリメ
ントし（判断処理Ｓ８）、１ラインの処理終了の判断処
理Ｓ９を介して処理１０でロード・アドレスを２インク
リメントする。そしてイメージバッファ６のロード・ア
ドレスが初期値＋４の位置、すなわち、位置データｉ＝
３（３区分目）の場所からイメージ・データを読み込み
縮小処理（処理Ｓ３と処理Ｓ４）を行う。今度は位置デ
ータｉ＝３なので（判別処理Ｓ５）、処理Ｓ１６を行
う。ここでは位置データｉ＝３なので図５Ａ項の３に該
当するＢ項のシフト数は右に１０シフトが設定してあ
り、ＣＰＵ３はレジスタＡのデータを１０右シフトして
処理Ｓ１５によってレジスタＢに格納してある縮小デー
タとこの右に１０シフトしたデータとをオア加算してレ
ジスタＢに格納し（処理Ｓ１６）、このデータをセーブ
・アドレス（初期値＋２）に格納する（処理Ｓ１７）。
これによってＲＡＭ８はここまでの処理によって位置デ
ータｊ＝１とｊ＝２の３２ビットの縮小データを格納す
る。

【００２７】次に、ＣＰＵ３は縮小データの３区分目
（ｊ＝３）に次のデータをセーブするためにセーブ・ア
ドレスを２インクリメントした（処理Ｓ１８）後、レジ
スタＡのデータを図５Ａ項の３番目に該当するＣ項のシ
フト量（６左シフト）だけシフトして（処理Ｓ１９）、
このデータをレジスタＢに格納する（処理Ｓ２０）。

【００２８】このようにしてイメージ・データの処理を
続け、シフト指標となる位置データの判別処理Ｓ５にお
いて位置データｉ＝６を選択するとＣＰＵ３は処理Ｓ６
を実行し、レジスタＡのデータを１シフトしてレジスタ
Ｂのデータとオア加算して、再びレジスタＢに格納する
（処理Ｓ２１）。しかし、ここではシフト量が１６ビッ
トを１巡しているので次のイメージ・データをロードす
るために位置データｉをインクリメントする処理Ｓ７に
移り、ＣＰＵ３はイメージバッファ６からの読み出し位
置データを１インクリメント（処理Ｓ７）し、ライン上
の処理アドレスを移動する（処理Ｓ８〜処理Ｓ１０）。
そしてイメージ・データを縮小してどのようなシフトを
行うかの判別（処理Ｓ３〜処理Ｓ５）を行い、図５のＡ
項７〜１０に対応するシフト処理と結合処理を繰り返
す。ここではＣＰＵ３はイメージバッファ６のイメージ
・データを縮小処理し右シフトしたデータをイメージバ
ッファ６の位置からみて処理単位でＲＡＭ８の２個少な
い位置に、左シフトしたデータをＲＡＭ８の１個少ない
位置に格納する。即ちイメージバッファ６の位置データ
ｉ＝７のイメージ・データを縮小しＲＡＭ８の位置デー
タｊ＝５（右シフトデータ）とｊ＝６（左シフトデー
タ）とに格納する。

【００２９】このようにして位置データｉ＝１１のイメ
ージ・データをＣＰＵ３は再び右シフトのみを行い次の
位置データｉ＝１２〜１５では位置データｉ＝７〜１０
よりもさらにイメージバッファ６の位置より１個左側の
ＲＡＭ８の位置にシフトデータを格納する。即ちＣＰＵ
３はイメージバッファ６の位置データｉ＝１２のイメー
ジ・データを縮小し、ＲＡＭ８の位置データｊ＝９（右
シフトデータ）ｊ＝１０（左シフトデータ）の位置に格
納する。

【００３０】以上の処理を繰り返し、判断処理Ｓ５で位
置データｉ＝１６を判断するとＣＰＵ３は処理Ｓ２２を
実行する。ここではＣＰＵ３は処理Ｓ４で縮小したイメ
ージ・データを図５のＡ項16番目に対応するＢ項に示す
３ビット右シフトしたものをレジスタＢのデータとオア
加算してレジスタＢに格納する（処理Ｓ２２）。このデ
ータをＲＡＭ８のセーブアドレス（初期値＋２４）に格
納する（処理Ｓ２３）。ここまでの処理で１ライン上の
256 ビット１６区分のイメージ・データを 208ビット１
３区分に縮小したので、１６区分目の縮小データが丁度
１３区分目の末になり、１６ビットの端数がなくなる。

【００３１】次にＣＰＵ３はセーブ・アドレスをＲＡＭ
８上の縮小データを格納する場所を１４区分目にするた
めに２インクリメントして（処理Ｓ２４）処理Ｓ７で位
置データｉを１インクリメントする。するとここでは位
置データｉが１７となり上述したように端数を埋めるた
めのシフト処理が１巡する。そして判別処理Ｓ８で位置
データｉが値１６よりも大となるので（ＹＥＳ）、シフ
ト処理を基準位置から繰り返すために位置データｉを１
６ディクリメントして（処理Ｓ２５）、位置データｉを
再び１にする。従ってこの位置データｉ＝１の場所が新
たにシフトの基準位置になる。

【００３２】即ち次に判別処理Ｓ９で１ラインの処理が
終了でない時（ＮＯ）はイメージバッファ６のロード・
アドレスをさらに２インクリメントして（処理１０）、
このロード・アドレス（初期値＋３２）の位置をあらた
に基準位置として図５に示すシフトを繰り返し、隣接デ
ータとの結合処理を行う。もし、判別処理Ｓ９で１ライ
ンの処理が終了した場合（ＹＥＳ）は全ライン終了かど
うかの判別（処理Ｓ２６）を行い、ここでもし全ライン
終了でない時（ＮＯ）はイメージ・データの次のライン
の左端（左づめ時）に処理を移し（処理Ｓ２７）再び処
理Ｓ１から処理９を繰り返し、もし全ライン終了の時
（ＹＥＳ）は全ての処理を終了する。

【００３３】以上詳細に説明したように本発明によれ
ば、画像処理専用の装置を用いることなく汎用のＣＰＵ
を用いて、画像をそのＣＰＵの処理単位の画素にして、
即ち１６ビットＣＰＵであるならば１６ビット単位に分
割してそのＣＰＵ内部のレジスタによって処理を行うの
で、ドット単位でメモリからメモリへデータを転送する
従来の画像処理にくらべて非常に高速に縮小処理を行う
ことができる。

【００３４】実施例では１６ビットＣＰＵを用いた例を
説明したが、８ビットＣＰＵを用いる時は図５のシフト
量が異なるだけで、縮小処理そして結合処理を８ビット
ＣＰＵのレジスタを用いて実行できる。例えば約75％の
縮小比率にする時は８分の６の縮小を行う。そして左づ
めの縮小を行う場合のシフトについて右シフトでいうな
らばイメージバッファの位置データが１番目の時はシフ
トなし、２番目の時は６ビット右シフト、３番目の時は
４ビット右シフト、４番目のとき２ビット右シフト、そ
して５番目でシフトなしとなり以降この１番目から４番
目のシフトを繰り返して結合処理を行う。もちろんこの
時左シフトは上述した右シフトに対応して１番目処理な
し、２番目２ビット左シフト、３番目４ビット左シフ
ト、４番目６ビット左シフトとなる。３２ビットＣＰＵ
を用いる時も上述した処理と同様にシフトテーブルを作
成して縮小処理と結合処理によって縮小データを発生で
きる。

【００３５】また、実施例では左づめの縮小処理をとり
あげて説明したが、左づめの処理を行う時、例えば１６
ビットＣＰＵを用いて実施例と同様に16分の13即ち約81
％の縮小を右づめで行う時は図５のシフト図で右と左を
逆にする。即ち、位置データｉ＝２では１３ビット左シ
フトのデータと、３ビット右シフトしたデータとを発生
しこの１３ビット左シフトしたデータを位置データｉ＝
１のシフトなしのデータに結合（オア加算によって）す
ることによって右づめの縮小処理を行うことができる。

【００３６】もちろん３２ビットＣＰＵを使えば、１ワ
ード単位を８ビット、１６ビットあるいは３２ビットの
いずれかに選択できるので縮小比率の分母を８、１６あ
るいは３２のいづれをも採用できる。この時同一寸法の
原画からイメージ・データを読み込むならば８ビット単
位の処理では荒い処理画像を、３２ビット単位の処理で
は細い処理画像を得ることができる。

【００３７】

【発明の効果】本発明によれば、画像処理専用の装置を
用いることなく汎用のＣＰＵ等を用いてイメージ・デー
タの縮小処理を高速に行うことができる。

【図面の簡単な説明】

【図１】本発明の機能ブロック図である。

【図２】一実施例のシステム構成図である。

【図３】(a) 〜(c) は、イメージ・データの縮小処理前
後の画像を示す図である。

【図４】(a) ，(b) は、処理単位の１６ビットのデータ
の縮小前後の図である。

【図５】結合処理のシフトを示す図である。

【図６】一実施例の処理フローチャートである。

【符号の説明】

１ 縮小手段 ２ 結合手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】 イメージ・データの一定ビット数内の任
   意のビットデータをオア加算して所定の縮小比率に縮小
   する縮小手段と、該縮小手段により縮小された相隣り合
   う縮小データを前記縮小比率に従ったビット数分シフト
   して結合する結合手段とを有することを特徴としたイメ
   ージ・データの縮小方式。