JPS6145428B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は電気信号として画像情報を処理する画
像処理装置に関し、特に固体走査方式の光電変換
手段乃至は記録手段を備えるフアクシミリ装置に
適用するに好適な画像処理装置に関する。

現在、フアクシミリ方式には種々の方式のもの
が知られているが、画像情報の一走査線上を多数
個の画素に分割して、各画素毎の明暗状態を電気
信号に変換して伝送する方式もその中の１つであ
る。係る方式のフアクシミリ装置に於ては、受信
側に於ては、一走査線上を各画素毎に記録する事
となる為、送信側と受信側で取り扱われる一走査
線上の画素数は両者で全く同一である必要があ
る。

上述した如き方式のフアクシミリ装置について
その一例を第１図に示す。第１図示構成に於ては
送信原稿２を矢印α方向に間歇的に又は連続的に
送りながら、走査線４上の像を、反射鏡６、レン
ズ８を介して、CCD（Charge Coupled
Device）１０上に結像させる。このCCD１０は
多数個の受光素子を一列に並べた構成を採つてお
り、各受光素子が走査線４上の各画素に対応す
る。受光素子からは走査線４上の結像の対応する
画素部分の明暗に応じて光検出信号が出力され
る。この光検出信号は原稿の各画素の黒レベル、
又は白レベルに対応する２値信号に変換され、更
に直列的な信号に変換された上で伝送路１２を通
じて受信側に送られる。尚、この時、これらの２
値信号の伝送方式には種々のものが考えられる
が、本発明とは直接関係ないので説明を省く。

以上の如くして、受信側に送られてきた２値画
像信号は、前記CCD１０の受光素子数と全く同
じ数のスタイラス１４を有する通電記録装置１６
のスタイラス１４を選択して、受信側の通電記録
紙１８の一走査線上の画素に選択的に通電せし
め、該通電記録紙１８に対して、送信側の原稿に
全く対応する画像記録を行なわせるものである。

上述の如き構成に依つて記録を行うに当つて
は、送信側のCCD１０上の受光素子数と受信側
の通電記録装置１６のスタイラス１４の数は全く
同じである必要があり、これが違つてくると良好
な画像の再生が行なわれないという問題がある。

ところが、現実問題としては、この様な伝送方
式の統一化に当つて一走査線上の画素数が決めら
れた場合、通電記録装置１６は比較的容易に画素
数、即ちスタイラス数を設定できるのに対して、
CCD１０の１ライン上の受光素子は、数を増加
させるに限度があり、又受光素子の数の増加は大
巾な価格上昇を伴うという問題がある。従つて、
CCD１０を複数個設けたりする等の方法も用い
られているが、コンパクトな構成で実現する事は
難しく何からの解決が必要とされている。

又、送信側の一走査線上の画素数と受信側の一
走査線上の画素数が異なる場合も同様問題が生じ
る。

本発明は以上の点に鑑みてなされたもので、記
録すべき一列の画像に対応するＭ画素分の画素信
号を格納する格納手段と、第１クロツクを供給す
る手段と、上記第１クロツクをカウントする手段
と、上記カウント手段のカウント値に従つて上記
第１クロツクを所定間隔毎に間引き第２クロツク
を形成する手段と、上記第２クロツクに従つて上
記格納手段からＭ画素分の画素信号を各画素毎に
シリアルに読出す手段と、上記格納手段から読出
された画素信号を第１クロツクに従つて取込み画
像記録動作する記録手段とを有し、上記格納手段
に格納されたＭ画素分の画素信号をＮ画素分（Ｍ
＜Ｎ）の画素信号に変換し画像記録する画像処理
装置を提供するものである。

更に詳細には、本発明は画素数の少ない側を画
素数の多い方に一様に分布する如く対応させる事
に依り、送信側の画素数と受信側の画素数が異な
る事に対処させた新規の構成を有する画像処理装
置を提供するにある。

以下図面に従つて本発明を適用した画像処理装
置を説明する。

第２図は本発明の一実施例に係る信号変換装置
の回路構成図であるが、同図中、２０はＭビツト
入力のパラレルインシリアルアウトシフトレジス
タ、２２はＮビツト出力のシリアルインシリアル
アウトシフトレジスタである。斯る構成にあつ
て、シフトレジスタ２０の出力はシフトレジスタ
２２の入力となつている。ここで、シフトレジス
タ２０に対しては周期Ｔのクロツクパルスが与え
られており、シフトレジスタ２２に対しては周期
Ｍ／ＮＴのクロツクパルスが入力されている。

斯る構成に依れば、シフトレジスタ２０から
MTの時間にＭビツトの信号出力がなされる訳で
あるが、一方シフトレジスタ２２は、MTの時間
にＭ／ＮＴ÷MT＝Ｎビツトの信号取り込みを行う事 となる。従つて、前記シフトレジスタ２０を送信
側のCCD１０の各受光素子の出力の信号取り込
み用のシフトレジスタに対応させ、シフトレジス
タ２２を受信側の通電記録装置１６のスタイラス
１４駆動用のシフトレジスタに対応させる事に依
り、送信側と受信側の画素数の違いを十分にカバ
ーなし得るものである。但し、Ｍ＞Ｎの場合は、
ＭビツトのうちＭ−Ｎビツトが欠落するが、これ
は全体に均一に分布する為、それ程問題となるも
のではなく、又Ｎ＞Ｍの場合は、Ｎビツトに対し
てＭ−Ｎビツトが剰余となるが、これも全体に均
一に分布する為、問題は少ない。

尚、信号の伝送路１２に依つて送られる１走査
線当りの画素数が規格等に依つて定められている
場合、それが送信側の画素数Ｍに対応するもので
あれば、第２図示構成はそのまゝ適用されるが、
受信側の画素数Ｎに対応するものであれば、画像
信号が伝送系１２に載る前に信号変換を終了して
いる必要がある。

斯る構成は第３図に示されるものであつて、レ
ジスタ２０の出力端に変換器２４を設けている。
この変換器２４は例えばＤ型フリツプフロツプで
構成なし得るもので、そのＤ入力に前記レジスタ
２０の出力を受けて、Ｑ出力を伝送路１２を介し
てシフトレジスタ２２の入力とする如く構成さ
れ、そのクロツク入力としては、シフトレジスタ
２２のクロツクと同じＭ／ＮＴ周期クロツクを入力さ れる。

斯る構成に依れば、変換器２４は周期Ｔで入力
されるシフトレジスタ２０の出力を、周期Ｍ／ＮＴで センスしながら出力する事となる為、シフトレジ
スタ２０がMTの時間にＭビツト出力する間に、
変換器２４はMTの時間にＮビツトの信号をレジ
スタ２２に与えるものである。

尚、伝送路１２に依つて送られる１走査線当り
の画素数の規格に対して、送受信側ともその画素
数が異なる場合、第３図示構成に於て、変換器２
４にクロツクを適宜選択すればよい。例えば、伝
送路１２を送るべき画素数としてＰが規格化され
ていたとすれば、変換器２４に与えるべきクロツ
ク周期はＭ／ＰＴとなる。斯る構成に依れば、シフト レジスタ２０からTMの時間にＭビツトの出力が
あると、変換器からはTM÷Ｍ／ＰＴ＝Ｐビツトの出 力がなされ、このＰビツトの出力は伝送路１２を
介してシフトレジスタ２２に入力される。このシ
フトレジスタはTMの時間に、このＰビツトをＭ／Ｎ Ｔの周期のクロツクパルスで取り込み、Ｎビツト
を記録する。

尚、上記実施例に於ては説明をわかり易くする
為に、シフトレジスタ２０を送信側、シフトレジ
スタ２２を受信側として説明したが、同期信号や
信号処理の関係もあつて、実際には信号変換は送
信側で一旦行なつてから、別の同期信号に基く信
号処理を行つて伝送路１２に載せるか、又は受信
側で行うかの何れかの方法が採用されよう。即
ち、規格は、送信、受信、伝送の全てに対して適
用される訳であるから、CCD１０側の画素数が
規格外の場合は、第２，３図構成によつて一旦、
規格に従つた画素数の信号に変換してから、伝送
装置に与える事となり、通電記録装置１６のスタ
イラス１４の数が規格外の場合は、受信側の受信
装置出力に対して第２，３図示構成を適用して、
通電記録装置１６のスタイラス１４の数に合つた
画素数の信号に変換して、通電記録装置１６を駆
動する事となる。

尚、この考え方は、ランレングス法によるフア
クシミリ伝送方式に於て重要であり、常に規格に
対応させる為に、本発明の画像処理装置はフアク
シミリ伝送系に直接影響を与えない様に組み込ま
れる必要があろう。

尚、上記各実施例に於ては、クロツクパルスの
周期制御によつて信号を変換する方法について述
べたが、送信側と受信側の画素数が異なる場合、
多に方の画素から一定間隔のビツト毎に画素を間
引いて、少ない方の画素数に対応させる方法も考
えられる。

第４図は斯る方法を実現する為の回路構成図を
示すものであるが、特に送信側の画素Ｍが受信側
の画素Ｎよりも少ない場合を例示するものであ
る。

同図中、２６はカウンタで、周期Ｔのクロツク
パルスを計数しながら、一定の計数毎に“１”出
力を行うものである。このカウンタ２６の出力は
インバータ２８を通じて、アンド・ゲート３０に
入力される。このアンド・ゲート３０はクロツク
パルスをシフトレジスタ２０に与えている。斯る
構成にあつて、カウンタ２６の“１”出力を行う
計数をＱとすると、このＱはＮ／Ｎ−Ｍに等しいか、 又は近似の整数値に設定される。

斯る構成によれば、シフトレジスタ２０のシフ
ト動作のＱ回毎に１回ずつ停止される事となり、
この時のシフトレジスタ２０の出力はシフトを続
けているシフトレジスタ２２によつて、２ビツト
分として取り込まれる事となる。従つて、シフト
レジスタ２０からのＭビツトの出力はシフトレジ
スタ２２に依つて、Ｎビツトに水増されて読み取
られる事となる。この時、シフトレジスタ２０の
シフトの停止回数はＮ−Ｍ回であるが、この停止
は全体に均一に分布している為、微かの解像度の
低下という弊害を除けば、画素数の変換としては
良い結果を得る事が出来る。

ちなみに、送信側の画素Ｍが受信側の画素Ｎよ
りも多に場合は、第５図示の回路が適用される。

同図示構成にあつては、カウンタ２６はクロツ
クパルスの一定の計数毎に“１”出力を行うが、
この一定計数ＱはＭ／Ｍ−Ｎに等しいか又は近似の整 数値に設定される。又、このカウンタ２６の出力
はインバータ３２を通じてクロツクパルスと共に
アンド・ゲート３４に与えられ、このアンド・ゲ
ート３４の出力がシフトレジスタ２２のクロツク
入力となる。

斯る構成によれば、シフトレジスタ２２のシフ
ト動作のＱ回毎に１回ずつ停止される事となり、
この時シフトレジスタ２２は、シフトを続けてい
るシフトレジスタ２０の出力の取り込みを１ビツ
ト分止める事となる。従つて、シフトレジスタ２
０からのＭビツトの出力はシフトレジスタ２２に
よつて、Ｍ−Ｎビツト分間引かれて読み取られる
事となるが、この間引きは全体に均一に分布して
いる為、画素数の変換としては良好な結果を得る
事が出来る。

尚、第４，５図示実施例に於て、カウンタ２６
の一定計数Ｑは、常に一定とする必要はなく、一
定の周期で変化させても良い。又、第４，５図示
実施例のカウンタ２６部分を、マイクロプロセツ
サ等のソフトウエアで構成しても良い。

尚、上記各実施例は、シフトレジスタ２０，２
２のクロツクパルスの周期制御又は周期的な停止
制御によつて送信側と受信側の画素数のマツチン
グを行う如き構成を採用したが、CCD１０から
の画素信号の取り込み又は通電記録装置１６に対
する記録信号の印加の段階で、画素数を水増又は
間引く構成としても良い。

第６，７図は斯る構成を実現する為の回路構成
図で、Ｎ＞Ｍの場合を例示するものである。

第６図は、送信側での信号変換処理を例示する
ものであるが、同図中シフトレジスタ２０，２２
は何れもＮビツトのシフトレジスタであるが、送
信側のシフトレジスタ２０にCCD１０から画素
毎の信号を入力するに当つて、一定のビツト間隔
毎に１つの画素に対応する信号を２ビツトとして
シフトレジスタ２０にパラレル入力し、Ｍビツト
の画素信号をＮビツトに水増してシフトレジスタ
２０に取り込ませる。受信側のシフトレジスタ２
２では、シフトレジスタ２０の内容をそつくり取
り込んで出力すれば良い。斯る構成によれば、
CDD１０から画素毎の信号を取り込む際に、Ｍ
ビツトの信号がＮビツトに水増される。又、第７
図は受信側での信号変換処理を例示するものであ
るが同図中、シフトレジスタ２０，２２は何れも
Ｍビツトのシフトレジスタであり、受信側のシフ
トレジスタ２２ではシフトレジスタ２０の内容を
そつくり取り込むが、これをパラレル出力するに
当つて一定のビツト間隔毎に、１ビツト分の出力
を２ビツト分に分枝して出力し、２つの画素に対
応する記録信号としている。斯る構成によれば、
通電記録装置１６に記録信号が与えられる際に、
Ｍビツトの信号がＮビツトに水増される。これに
対してＮ＜Ｍの場合は第８，９図に示す如き構成
が採られる。

第８図は送信側での信号変換処理を例示するも
のであるが、同図中シフトレジスタ２０，２２は
何れもＮビツトのシフトレジスタであるが、送信
側のシフトレジスタ２０にCDD１０から画素毎
の信号を入力するに当つて、一定のビツト間隔毎
に２つの画素に対応する信号を１ビツトとしてシ
フトレジスタ２０にオア・ゲート３６を通じて入
力し、Ｍビツトの画素信号をＮビツト迄間引い
て、シフトレジスタ２０に取り込ませる。受信側
のシフトレジスタ２２ではシフトレジスタ２０の
内容をそつくり取り込んで出力すれば良い。斯る
構成によれば、CDD１０から画素毎の信号を取
り込む際に、Ｍビツトの信号がＮビツト迄間引か
れる。

又、第９図は受信側での信号変換処理を例示す
るものであるが、同図中シフトレジスタ２０，２
２は何れもＭビツトのシフトレジスタであり、受
信側のシフトレジスタ２２では、シフトレジスタ
２０の内容をそつくり取り込むが、これをパラレ
ル出力するに当つて、一定のビツト間隔毎に２ビ
ツト分の出力をオアゲート３８を通じて１ビツト
にまとめて出力し、１つの画素に対応する記録信
号としている。斯る構成によれば、通電記録装置
１６に記録信号が与えられる際にＭビツトの信号
がＮビツト迄間引かれる。

尚、第８，９図示構成に於ては、オアゲート３
６，３８は必ずしも必要ではなく、オア・ゲート
３６，３８に入力される２つの信号の内、１方を
浮かしてしまつても良い。

尚、第６，７，８，９図示の各実施例は、説明
の簡略化の為にシフトレジスタを中心に説明して
いるが、シフトレジスタは必ずしも必要な要件で
はない。

又、上記各実施例は全てフアクシミリ装置の送
信側と受信側を例にとつて説明したが、本発明の
適用は必ずしもフアクシミリ装置に限定されるも
のではなく、他のビツト数変換を要するあらゆる
場合に適用可能である。

以上述べた如く、本発明によれば極めて簡単な
構成により画像信号の画素数の変換が実行でき、
従つてビツト数の異なる装置間の連結をなし得る
もので、その有用性極めて大なるものである。

【図面の簡単な説明】

第１図は本発明の適用されるフアクシミリ装置
の原理を説明する概略構成図、第２図は本発明の
一実施例に係る信号変換装置のブロツク図、第３
〜９図は本発明のその他の実施例に係る信号変換
装置のブロツク図である。 ２０…パラレルインシリアルアウトシフトレジ
スタ、２２…シリアルインパラレルアウトレジス
タ、２４…変換器、２６…カウンタ。

Claims (1)

1. 【特許請求の範囲】 １ 記録すべき一列の画像に対応するＭ画素分の
   画素信号を格納する格納手段と、 第１クロツクを供給する手段と、 上記第１クロツクをカウントする手段と、 上記カウント手段のカウント値に従つて上記第
   １クロツクを所定間隔毎に間引き第２クロツクを
   形成する手段と、 上記第２クロツクに従つて上記格納手段からＭ
   画素分の画素信号を各画素毎にシリアルに読出す
   手段と、 上記格納手段から読出された画素信号を第１ク
   ロツクに従つて取込み画像記録動作する記録手段
   とを有し、 上記格納手段に格納されたＭ画素分の画素信号
   をＮ画素分（Ｍ＜Ｎ）の画素信号に変換し画素記
   録することを特徴とする画像処理装置。