JPS58162041A - 薄膜形成方法 - Google Patents
薄膜形成方法Info
- Publication number
- JPS58162041A JPS58162041A JP4501982A JP4501982A JPS58162041A JP S58162041 A JPS58162041 A JP S58162041A JP 4501982 A JP4501982 A JP 4501982A JP 4501982 A JP4501982 A JP 4501982A JP S58162041 A JPS58162041 A JP S58162041A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- semiconductor substrate
- silicon compound
- phosphorus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 239000010408 film Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 150000003377 silicon compounds Chemical class 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 20
- 238000001312 dry etching Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 24
- 238000001035 drying Methods 0.000 claims description 4
- 239000011521 glass Substances 0.000 abstract description 19
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 13
- 239000011574 phosphorus Substances 0.000 abstract description 13
- 239000011248 coating agent Substances 0.000 abstract description 6
- 238000000576 coating method Methods 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 239000000654 additive Substances 0.000 abstract description 3
- 230000000996 additive effect Effects 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 3
- 239000007788 liquid Substances 0.000 abstract description 3
- 239000003960 organic solvent Substances 0.000 abstract description 3
- 238000004528 spin coating Methods 0.000 abstract description 3
- 238000009499 grossing Methods 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はたとえば、表面保護膜のごとき、薄膜の形成方
法に関するものであり、半導体基板表面の凹凸を容易に
平滑にすることを目的とする。
法に関するものであり、半導体基板表面の凹凸を容易に
平滑にすることを目的とする。
半導体装置の寸法微細化にともない、半導体基板表面を
平滑にすることが加工工程において重要となっている。
平滑にすることが加工工程において重要となっている。
半導体表面を平滑にするために、従来は第１図（ａ）、
［有］）に示すようなリンｅ）ガラスフロー技術が用い
られる。すなわち、まず、Ｓｉ基板１上に一例として、
所定形状の多結晶Ｓｉ２を°形成した後、リンガラス３
を形成する（第１図（ａ））。ついで、１１００℃程度
の高温熱処理を行うことにより第１図（ｂ）に示すよう
に上記リンガラス３をフローさせ、表面を平滑にする。
［有］）に示すようなリンｅ）ガラスフロー技術が用い
られる。すなわち、まず、Ｓｉ基板１上に一例として、
所定形状の多結晶Ｓｉ２を°形成した後、リンガラス３
を形成する（第１図（ａ））。ついで、１１００℃程度
の高温熱処理を行うことにより第１図（ｂ）に示すよう
に上記リンガラス３をフローさせ、表面を平滑にする。
この方法は、リンガラスフ島程がＳ ｉｏ２膜中のリン
濃度に′依存すること。
濃度に′依存すること。
および高温熱処理が必要であることなどの短所を持って
おり、高温熱処理が不要で再現性の高い表面平滑化技術
が待ち望まれていた。
おり、高温熱処理が不要で再現性の高い表面平滑化技術
が待ち望まれていた。
本発明は上記の問題を解決するものであシ、半導体基板
面あるいは基板面上の薄膜を所定形状に加工した後、け
い素化合物を含む有機溶液の塗布、乾燥工程を一回以上
行うことにより、厚さ０．５μｍ以上の酸化けい素膜を
形成し、ドライエツチングにより前記酸化けい素膜の棒
板上を除去することを特徴とする薄膜形成方法を提供す
るものである。
面あるいは基板面上の薄膜を所定形状に加工した後、け
い素化合物を含む有機溶液の塗布、乾燥工程を一回以上
行うことにより、厚さ０．５μｍ以上の酸化けい素膜を
形成し、ドライエツチングにより前記酸化けい素膜の棒
板上を除去することを特徴とする薄膜形成方法を提供す
るものである。
本発明の実施例を、第１図（−）に示した。 Ｓｉ基板
１上に所定形状の多結晶Ｓｔ ２を形成した後、Ｐガラ
ス３を形成した半導体基板を平滑化する場合の例と対応
させて、第２図（ａ） 、 （ｂ）に基いて説明する。
１上に所定形状の多結晶Ｓｔ ２を形成した後、Ｐガラ
ス３を形成した半導体基板を平滑化する場合の例と対応
させて、第２図（ａ） 、 （ｂ）に基いて説明する。
はじめに、けい素化合物〔Ｒｎ５ｉ（ＯＨ）４−ｎ 〕
を、たとえばリンなどの添加剤と共に、適当な有機溶剤
に溶解した液体を用いて、これを前記半導体基板にスピ
ンコードすることによりけい素化合物膜４を形成する（
第２図（ａ））。この塗布形成工程は、たとえば、５ｉ
０２当量１１重量％の溶液を１６０ Ｏｒｐｍで塗布す
ることにより厚さ０．６μｍのけい素化合物膜が形成さ
れ、同工程を２度繰返す（すなわち、２度塗りする）こ
とにより厚さ１μｍのけい素化合物膜４となる。けい素
化合物溶液の粘度が低いので第２図（ａ）に示すように
、スピンコードにより形成されたけい素化合物膜４はな
だらかな表面を持つ。このけい素化合物膜を２６０℃で
熱処理すると酸化けい素を主成分とするなだらかな膜６
に変質する。平行平板型ドライエツチング装置でＣ３Ｆ
８ ガスを用いてこの膜を全面エツチングすることによ
り、第２図（ｂ）に示す表面がなめらかな形状にできる
。
を、たとえばリンなどの添加剤と共に、適当な有機溶剤
に溶解した液体を用いて、これを前記半導体基板にスピ
ンコードすることによりけい素化合物膜４を形成する（
第２図（ａ））。この塗布形成工程は、たとえば、５ｉ
０２当量１１重量％の溶液を１６０ Ｏｒｐｍで塗布す
ることにより厚さ０．６μｍのけい素化合物膜が形成さ
れ、同工程を２度繰返す（すなわち、２度塗りする）こ
とにより厚さ１μｍのけい素化合物膜４となる。けい素
化合物溶液の粘度が低いので第２図（ａ）に示すように
、スピンコードにより形成されたけい素化合物膜４はな
だらかな表面を持つ。このけい素化合物膜を２６０℃で
熱処理すると酸化けい素を主成分とするなだらかな膜６
に変質する。平行平板型ドライエツチング装置でＣ３Ｆ
８ ガスを用いてこの膜を全面エツチングすることによ
り、第２図（ｂ）に示す表面がなめらかな形状にできる
。
なお上述の説明においてはリンガラス表面の平滑化に２
いて述べたが、本発明はリンガラスだけではなく、酸化
けい素膜、ちり化けい素膜、ポリＳｔ などの薄膜の表
面平滑化に有効である。また、Ｓｉ基板表面の平滑化に
も用いられる。
いて述べたが、本発明はリンガラスだけではなく、酸化
けい素膜、ちり化けい素膜、ポリＳｔ などの薄膜の表
面平滑化に有効である。また、Ｓｉ基板表面の平滑化に
も用いられる。
ここで、けい素化合物溶液として、塗布後常湛放置で酸
化けい素膜を形成するものを選べば、前述の実施例のよ
うな低温熱処理工程をもまったくなくすことが可能であ
る。
化けい素膜を形成するものを選べば、前述の実施例のよ
うな低温熱処理工程をもまったくなくすことが可能であ
る。
本発明によれば、高温熱処理をすることなく、半導体基
板の表面を平滑にできる。しかもスピンコート工程とド
ライエツチング工程という制御の容易なプロセスのみを
用いるので、再現性が高い。
板の表面を平滑にできる。しかもスピンコート工程とド
ライエツチング工程という制御の容易なプロセスのみを
用いるので、再現性が高い。
第１図（ａ） 、 （ｂ）は表面平滑化技術の従来例を
示す断面図、第２図（ａ） 、 （ｂ）は本発明の実施
例を示す断面図である。 １・・・・・・Ｓｉ基板、２・・・・・・ポリＳｔ、３
・・・・・・リンガラス、４・・・・・・けい素化合物
膜、６・・・・・・酸化けい素膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 Δ 手続補正書 昭和６７年１１月、１０日 特許庁長官殿 ｌ事件の表示 昭和５７年特許願第４５０１９号 ２発明の名称 薄膜形成方法 ３補正をする者 事１′１との関係 特 許 出 願
人イ１ 所 大阪府門真市大字門真１００６番地
名 イ′１、 （５８４）松下電子工業株式会社代表省
三 山 清 −４代理人
〒５７１ ｊｌ 所 大阪府門真市大字門真１００６番地松下
電器産業株式会社内 （２１図面の第２図を別紙の通り補正します。 明 細 書 １、発明の名称 薄膜形成方法 ２、特許請求の範囲 半導体基板上に形成した薄膜を所定形状に加工した後、
けい素化合物を含む有機溶液の回転塗布、。 乾燥工程を一回以上行うことにより、前記半導体基板上
の全域に酸化けい素膜を・形成し、次いでドライエツチ
ングを施し、前記酸化けい素膜を少くとも前記被膜の表
面部分が露出するまで除去することを特徴とする薄膜形
成方法。 ３、発明の詳細な説明 本発明はたとえば、表面保護膜のごとき、薄膜の形成方
法に関するものであり、半導体基板表面の凹凸を容易に
平滑にすることを目的とする。 半導体装置の寸法微細化にともない、半導体基板表面を
平滑にすることが加工工程において重要となっている。 半導体表面を平滑にするために、従来は第１図（ａ）
、 （ｂ）に示すようなリンＣＰ）ガラスフロー技術が
用いられる。すなわち、まず、Ｓｉ基板１上に一例とし
て、所定形状の多結晶Ｓｉ ２を形成した後、リンガ
ラス３を形成する（第１図（２Ｌ））。ついで、１１ｏ
ｏ′Ｃ程度の高温熱処理を行うことにより第１図（ｂ）
に示すように上記リンガラス３をフローさせ、表面を平
滑にする。この方法は、リンガラスフロー過程がＳｉＯ
２膜中のリン濃度に依存すること、および高温熱処理が
必要であることなどの短所を持っており、高温熱処理が
不要で再現性の高い表面平滑化技術が待ち望まれていた
。 本発明は上記の問題を解決するものであり、半導体基板
面あるいは基板面上の薄膜を所定形状に加工した後、け
い素化合物を含む有機溶液の塗布、乾燥工程を一回以上
行うことにより、半導体基板面状の全域に所定の厚さ以
上の酸化けい素膜を形成し、こののちドライエツチング
により前記酸化けい素膜をエツチングし、少くとも下部
に位置する加工面の最も高い面を露出させることを特徴
とする薄膜形成方法を提供するものである。 本発明の実施例を、第１図（ａ）に示したのと同様の試
料、すなわち、Ｓｉ 基板１上に所定形状の多結晶Ｓｉ
２を形成した後、Ｐガラス３を形成した半導体基板
を平滑化する場合を例にして説明する。 第２図（ａ） 、 （ｂ）および（０）は本発明の詳細
な説明するための工程図であり、はじめに、けい素化合
物［ＲｎＳｉ （ＯＨ） ４−ｎｌを、たとえばリンな
どの添加剤と共に、適当な有機溶剤に溶解した液ｆ；＃
−を用いて、これを前記半導体基板にスピンコードする
ことによりけい素化合物膜４を形成する（第２図＋ＩＬ
）Ｌこの塗布形成工程は、たとえば、５ｉ０２当量１１
重量％の溶液を１５００ｒｐ！Ｄで塗布することにより
厚さ０．５μｍのけい素化合物膜が形成される。また、
同工程を２度繰返す（すなわち、２度塗りする）ならば
、厚さ１μｍのけい素化合物膜４となる。けい素化合物
溶液は、その粘度が低いので、スピンコードにより形成
されたけい素化合物膜４はなだらかな表面を持ち、また
、上記の回転数としたことにより全面を覆う関係で形成
されている。 このけい素化合物膜を２５０℃で熱処理すると酸化けい
素を主成分とするなだらかな膜４０に変質する（第２図
（ｂ））。次いで、平行平板型ドライエツチング装芦で
０６Ｆ８ガスを用いてこの膜を全面エツチングする。こ
のときのエツチング量は、Ｐガラス３の最高位面部分３
ｏが少くとも露出しうる値とする。以上の処理を経るこ
とにより、第２図（Ｃ＋１に示す表面がなめらかな形状
にできる。 なお上述の説明においてはリンガラス表面の平滑化につ
いて述べたが、本発明はリンガラスだけではなく、酸化
けい素膜、ちり化けい素膜、ポリＳｉ などの薄膜の
表面平滑化に有効である。−１，た、Ｓｉ 基板表面の
平滑化にも用いられる。 ここで、けい素化合物溶液として、塗布後常温放置で酸
化けい素膜を形成するものを選べば、前述の実施例のよ
うな低温熱処理工程をもまったくなくすことが可能であ
る。 本発明によれば、高温熱処理をすることなく、半導体基
板の表面を平滑にできる。しかもスピンコード工程とド
ライエツチング工程という制御の谷易なプロセスのみを
用いるので、再現性が高い。 ４、図面の簡単な説明 断面図、第２図（ＩＬ） 、 （ｂ）および（Ｃ）は本
発明の実施例を示す断面図である。 １・・・・・・Ｓｉ 基板、２・・・・・・ポリＳｉ、
ｓ・・・・・・リンガラス、４・・・・・・けい素化合
物膜、４ｏ・・・・・・酸化けい素を主成分とする膜。
示す断面図、第２図（ａ） 、 （ｂ）は本発明の実施
例を示す断面図である。 １・・・・・・Ｓｉ基板、２・・・・・・ポリＳｔ、３
・・・・・・リンガラス、４・・・・・・けい素化合物
膜、６・・・・・・酸化けい素膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 Δ 手続補正書 昭和６７年１１月、１０日 特許庁長官殿 ｌ事件の表示 昭和５７年特許願第４５０１９号 ２発明の名称 薄膜形成方法 ３補正をする者 事１′１との関係 特 許 出 願
人イ１ 所 大阪府門真市大字門真１００６番地
名 イ′１、 （５８４）松下電子工業株式会社代表省
三 山 清 −４代理人
〒５７１ ｊｌ 所 大阪府門真市大字門真１００６番地松下
電器産業株式会社内 （２１図面の第２図を別紙の通り補正します。 明 細 書 １、発明の名称 薄膜形成方法 ２、特許請求の範囲 半導体基板上に形成した薄膜を所定形状に加工した後、
けい素化合物を含む有機溶液の回転塗布、。 乾燥工程を一回以上行うことにより、前記半導体基板上
の全域に酸化けい素膜を・形成し、次いでドライエツチ
ングを施し、前記酸化けい素膜を少くとも前記被膜の表
面部分が露出するまで除去することを特徴とする薄膜形
成方法。 ３、発明の詳細な説明 本発明はたとえば、表面保護膜のごとき、薄膜の形成方
法に関するものであり、半導体基板表面の凹凸を容易に
平滑にすることを目的とする。 半導体装置の寸法微細化にともない、半導体基板表面を
平滑にすることが加工工程において重要となっている。 半導体表面を平滑にするために、従来は第１図（ａ）
、 （ｂ）に示すようなリンＣＰ）ガラスフロー技術が
用いられる。すなわち、まず、Ｓｉ基板１上に一例とし
て、所定形状の多結晶Ｓｉ ２を形成した後、リンガ
ラス３を形成する（第１図（２Ｌ））。ついで、１１ｏ
ｏ′Ｃ程度の高温熱処理を行うことにより第１図（ｂ）
に示すように上記リンガラス３をフローさせ、表面を平
滑にする。この方法は、リンガラスフロー過程がＳｉＯ
２膜中のリン濃度に依存すること、および高温熱処理が
必要であることなどの短所を持っており、高温熱処理が
不要で再現性の高い表面平滑化技術が待ち望まれていた
。 本発明は上記の問題を解決するものであり、半導体基板
面あるいは基板面上の薄膜を所定形状に加工した後、け
い素化合物を含む有機溶液の塗布、乾燥工程を一回以上
行うことにより、半導体基板面状の全域に所定の厚さ以
上の酸化けい素膜を形成し、こののちドライエツチング
により前記酸化けい素膜をエツチングし、少くとも下部
に位置する加工面の最も高い面を露出させることを特徴
とする薄膜形成方法を提供するものである。 本発明の実施例を、第１図（ａ）に示したのと同様の試
料、すなわち、Ｓｉ 基板１上に所定形状の多結晶Ｓｉ
２を形成した後、Ｐガラス３を形成した半導体基板
を平滑化する場合を例にして説明する。 第２図（ａ） 、 （ｂ）および（０）は本発明の詳細
な説明するための工程図であり、はじめに、けい素化合
物［ＲｎＳｉ （ＯＨ） ４−ｎｌを、たとえばリンな
どの添加剤と共に、適当な有機溶剤に溶解した液ｆ；＃
−を用いて、これを前記半導体基板にスピンコードする
ことによりけい素化合物膜４を形成する（第２図＋ＩＬ
）Ｌこの塗布形成工程は、たとえば、５ｉ０２当量１１
重量％の溶液を１５００ｒｐ！Ｄで塗布することにより
厚さ０．５μｍのけい素化合物膜が形成される。また、
同工程を２度繰返す（すなわち、２度塗りする）ならば
、厚さ１μｍのけい素化合物膜４となる。けい素化合物
溶液は、その粘度が低いので、スピンコードにより形成
されたけい素化合物膜４はなだらかな表面を持ち、また
、上記の回転数としたことにより全面を覆う関係で形成
されている。 このけい素化合物膜を２５０℃で熱処理すると酸化けい
素を主成分とするなだらかな膜４０に変質する（第２図
（ｂ））。次いで、平行平板型ドライエツチング装芦で
０６Ｆ８ガスを用いてこの膜を全面エツチングする。こ
のときのエツチング量は、Ｐガラス３の最高位面部分３
ｏが少くとも露出しうる値とする。以上の処理を経るこ
とにより、第２図（Ｃ＋１に示す表面がなめらかな形状
にできる。 なお上述の説明においてはリンガラス表面の平滑化につ
いて述べたが、本発明はリンガラスだけではなく、酸化
けい素膜、ちり化けい素膜、ポリＳｉ などの薄膜の
表面平滑化に有効である。−１，た、Ｓｉ 基板表面の
平滑化にも用いられる。 ここで、けい素化合物溶液として、塗布後常温放置で酸
化けい素膜を形成するものを選べば、前述の実施例のよ
うな低温熱処理工程をもまったくなくすことが可能であ
る。 本発明によれば、高温熱処理をすることなく、半導体基
板の表面を平滑にできる。しかもスピンコード工程とド
ライエツチング工程という制御の谷易なプロセスのみを
用いるので、再現性が高い。 ４、図面の簡単な説明 断面図、第２図（ＩＬ） 、 （ｂ）および（Ｃ）は本
発明の実施例を示す断面図である。 １・・・・・・Ｓｉ 基板、２・・・・・・ポリＳｉ、
ｓ・・・・・・リンガラス、４・・・・・・けい素化合
物膜、４ｏ・・・・・・酸化けい素を主成分とする膜。
Claims (1)
- 半導体基板上の薄膜を所定形状に加工した後、けい素化
合物を含む有機溶液の塗布、乾燥工程を一回以上行うこ
とにより、０．６μｍ以上の酸化けい素膜を形成し、ド
ライエツチングにより前記酸化けい素膜のＡ以上を除去
することを特徴とする薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4501982A JPS58162041A (ja) | 1982-03-19 | 1982-03-19 | 薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4501982A JPS58162041A (ja) | 1982-03-19 | 1982-03-19 | 薄膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58162041A true JPS58162041A (ja) | 1983-09-26 |
Family
ID=12707627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4501982A Pending JPS58162041A (ja) | 1982-03-19 | 1982-03-19 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58162041A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4732841A (en) * | 1986-03-24 | 1988-03-22 | Fairchild Semiconductor Corporation | Tri-level resist process for fine resolution photolithography |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4869485A (ja) * | 1971-12-22 | 1973-09-20 | ||
| JPS5658247A (en) * | 1979-10-17 | 1981-05-21 | Fujitsu Ltd | Production of semiconductor device |
-
1982
- 1982-03-19 JP JP4501982A patent/JPS58162041A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4869485A (ja) * | 1971-12-22 | 1973-09-20 | ||
| JPS5658247A (en) * | 1979-10-17 | 1981-05-21 | Fujitsu Ltd | Production of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4732841A (en) * | 1986-03-24 | 1988-03-22 | Fairchild Semiconductor Corporation | Tri-level resist process for fine resolution photolithography |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4075367A (en) | Semiconductor processing of silicon nitride | |
| JPH01225326A (ja) | 集積回路のパッシベーション方法 | |
| JPH01307247A (ja) | 半導体装置の製造方法 | |
| JPS60243284A (ja) | ベースを構造化するための乾式エツチング法 | |
| JPS58162041A (ja) | 薄膜形成方法 | |
| JPS58117A (ja) | 半導体装置の製造方法 | |
| JPS59161827A (ja) | 絶縁膜加工法 | |
| EP0068098B1 (en) | Process for fabricating a device involving use of a photoresist | |
| JP2002071926A (ja) | ガラス基板上の格子パターン形成方法 | |
| JP2589471B2 (ja) | 半導体装置の製造方法 | |
| TW471032B (en) | Deposition of insulation layer containing fluorinated silicate glass for the application of cap layer | |
| JPH0474421A (ja) | 半導体装置の製造方法 | |
| JPH0453127A (ja) | 半導体素子の不純物拡散方法 | |
| KR980701134A (ko) | 반도체 장치 제조 방법(Method of Manufacturing a Semiconductor Device) | |
| JPS6386434A (ja) | レジストパタ−ン形成方法 | |
| JPH04342135A (ja) | 絶縁膜の形成方法 | |
| JPH0534839B2 (ja) | ||
| JPS58143529A (ja) | パタ−ン形成方法 | |
| JPS6329951A (ja) | 微細配線パタ−ン形成法 | |
| JPH06252133A (ja) | 半導体装置の製造方法 | |
| JPH01248540A (ja) | 塗布膜の形成方法 | |
| JPH07130676A (ja) | 半導体ウェーハのホウ素拡散方法 | |
| JPH01302823A (ja) | 半導体基板の平坦化方法 | |
| JPH10172970A (ja) | 配線形成方法 | |
| JPH01124220A (ja) | 半導体装置の製造方法 |