JPS58161558A - クロツク信号供給方式 - Google Patents

クロツク信号供給方式

Info

Publication number
JPS58161558A
JPS58161558A JP4377482A JP4377482A JPS58161558A JP S58161558 A JPS58161558 A JP S58161558A JP 4377482 A JP4377482 A JP 4377482A JP 4377482 A JP4377482 A JP 4377482A JP S58161558 A JPS58161558 A JP S58161558A
Authority
JP
Japan
Prior art keywords
clock
signal
circuit
power supply
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4377482A
Other languages
English (en)
Inventor
Tetsuo Kawamata
川俣 徹男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4377482A priority Critical patent/JPS58161558A/ja
Publication of JPS58161558A publication Critical patent/JPS58161558A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/22Arrangements for supervision, monitoring or testing
    • H04M3/24Arrangements for supervision, monitoring or testing with provision for checking the normal operation
    • H04M3/241Arrangements for supervision, monitoring or testing with provision for checking the normal operation for stored program controlled exchanges

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)1発明の技術分野 本発明は実際の処理を遂行している主処理系とその処理
を援護する予備処理系を含む系の成る処理系の電源障害
の発生時にも支陣なくクロック信号を供給しうるクロッ
ク信号供給方式に関する。
<2)0発明の背景 電子交換機等においては、その信頼性を高度に保つため
罠その系内が二重化されている。
その交換処理の中枢部である中央処理装置については云
うに及ばず、そこへ供給されるクロック源もそうである
し、これら各部への給電電源も又然りである。
このような2重化において電源に障害が発生したとして
も、2重化した長所が失われないことが必要でおるが、
従来の2重化構成においてはその要請が十分溝されてお
らず、その解決が望まれている。
(3)、従来技術と問題点 第1図は2つの中央処理装置CC01CC1ヘクロツク
信号を供給するクロック供給系を示し、WJz図は第1
図の回路系へ給電する電源系を示している。第2図にお
いて、aは中央処理装置ccoが系全体の制御を実際に
遂行している中央処理装置CCIを援護する予備処理系
のための電源で、bは中央処理装置CC1をその中枢部
とする主処理系のためノミ源−c’6ル。l0CO及び
cNso、l0C1及びCN5Iは夫々、予備処理系の
ための入出力制御装置及びコンソール、主処理系のため
の入出力制御装置及びコンソールである。
これらの電源系のうちの、ccoへ接続されるフユーズ
Fが何んらかの原因で溶断する、事態が発生すると、ヒ
ユーズFが完全に切れるまで電源αは溶断の影響を受け
てI OC01CNSO等に所定の電圧例えば5ボルト
を給電し得なくなる そうすると、cco等の検出回路
等は第1図のクロックルー)FF  COヘクロック切
換え信号として擬似セット信号を送ってこれをセットし
その出力にアップレベルの信号を発生させると同時に、
上記セット信号はクロックルートFF  C1に対し−
Ctよりセット信号となるからクロックルートFF  
C1はリセットされてその出力にダウンレベルの信号が
発生される。従って、給電が遮断されっ\める電源aか
ら給電されているクロック源dのクロック信号がゲート
−2fを夫々経て中央処理装置CCO,CCIへ供給さ
れることKなり、これらの装置の動作を異常状態に陥ら
せるという不具合を生じさせる。
(4)0発明の目的 本発明は上述したような従来装置の有する欠点Kil!
みて創案されたもので、その目的は電源に障害が発生し
っ\ある場合に発生される擬似セット信号でクロック切
換え回路手段を切換えさせず、正常なりロック信号の供
給を継続し得るクロック信号供給方式を提供することに
ある。
(昧 発明の構成 そして、この目的は複数の処理系毎に電源及びクロック
源を備え、且つ各処理系毎にり   ゛ロック切換え回
路手段を設け、該クロック切換え回路手段を切換えて予
め決められたクロック源から各処理系にクロック信号を
供給するクロック信号供給方式において、リセット遅延
回路を設け、クロック切換え信号が発生しても所定時間
経過後に上記クロック切換え回路手段の切換えを生じさ
せるようにすることKよって達成される。
(6)0発明の実施例 以下、添付図面を参照して本発明の詳細な説明する。
第3図は本発明の実施例装置を示し、CCOは装置を電
子交換機とする場合において2重化構成されている主処
理系の中央処理装置で、この中央処理装置にはクロック
切換え回路手段1を経て主処理系のクロック源2又は後
述する予備処理系CCIのクロック源2からクロック信
号が供給されるように構成されている。即ち、クロック
切換え回路手段lはクロックルー)FF4を有し、その
出力がアンド回路5の一方の人力及びアンド回路60反
転入力へ接続され、アンド回路5の他方の入力にはりU
ツク源2の出力が、又アンド回路6の他方の入力にはク
ロック源2の出力が接続され、そしてこれらアンド回路
の出方は中央処理装置CCoのクロック入力へ接続され
て構成されている。又、クロックルートFF 4のセッ
ト入力には、主処理系の障害が発生した場合にこれを検
出する回路(図示せず、従来公知のもの)の出力が接続
されている。
上述した構成と同一のものが予備処理系にも設けられて
おり、予備処理系の対応する構成素子には、ダッシュを
付した番号を付して主処理系の構成素子と区別しである
そして、クロックルー)FF  4のセット入力とクロ
ックルートFF 4のリセット入力との間に1又クロツ
クルートFF 4のセット入力とクロックルー)FF 
4のリセット入力との間に1次のような構成から成υ本
発明の特徴部分となるリセット遅延回路7,7が設けら
れている。
リセット遅延回路7#′iタイマ8とアンド回路9とか
ら成り、タイマ8のクロック入力はクロック源2の出力
へ接続される一方、その能動化入力はクロックルートF
F  4のセット入力へ接続されている。そして、タイ
マ8の出力はアンド回路9の一方の入力へ接続され、そ
の他方の入力はクロックルー)FF 4のセット入力へ
接続されている。アンド回路9の出力はクロックルート
FF4のリセット入力へ接続されている。
又、リセット遅延回路7はリセット遅延回路7と同一の
構成素子を有するが、その入力接続及び出力接続が次の
ように相違する。タイマ8′のクロック入力はクロック
源2へ、その能動化入力はクロックルー)FF  4の
セット入力へ接続されている。又、アンド回路9の他方
の入力はクロックルートFF4のセット入力へ接続され
、その出力はクロックルートFF4’のリセット入力へ
接続されている。
次に、上記構成になる本発明方式の動作態様を説明する
ルートFF4がセットされ、クロックルートFF 4は
リセットされている。従って、中央処理装置CCOも又
中央処理装置CCIもクロック源2からのクロック信号
がアンド回路5.6の夫々を経て供給されてその正常な
動作を行っている。
今、何んらかの原因で予備処理系の電源から給電されて
いる回路に障害が生じ、その電源フユーズが溶断する事
態に立ち至ったとすると、その被給電回路へはそのフユ
ーズが完全に切れるまで所定の電圧、電流の給電を続行
し得なくなる。そうすると、その電源に接続されている
検出回路(図示せず)は崇似セット信号(ノイズ)を発
生する。
このノイズによりタイマ8が能動化されてクロック源2
からのクロック信号をカウントし始める。そのカウント
値が予め決められたカウント値になる即ち予め設定され
ている時間が経過すると、タイマ8から出力信号が発生
する。この出力信号が発生する時刻まで上記ノイズ信号
が発生していない限り、アンド回路9からは出力信号が
発生されず、従ってクロックルートFF  4がリセッ
トされることはなくなる。それ故、その間においても、
中央処理装置CCOは電源に障害が発生していない電源
から給電されているクロック源2からのクロック信号を
供給され続けているから従来のようにクロックルートF
F 4がリセットされて電源に障害が発生している電源
から給電されているクロック源2からのクロック信号を
供給されることはない。従って、中央処理装置に異常動
作を生じさせる虞れはなくなる。
闇、正規のセット信号(クロック切換信号)は擬似セッ
ト信号より充分長く出されるので、タイマ8から出力信
号が得られたとき、アンド回路9を介してクロックルー
)FF4がリセットされ、クロックの供給源はクロック
源2から2へ切換えられる。
上記実施例においては、2重化構成について説明したが
、これに制限されず、それを超える多重化構成の場合に
も本発明を適用しうるものである。
(7)0発明の効果 以上要するに、本発明によれば、電源に障害が発生した
場合、その旨を表わす信号が予め決められた時間の間持
続して発生していない限り、クロック切換え回路手段は
切換えられなhから、従来のように障害が発生している
電源から給電されているクロック源からのクロック信号
で主処理系が動作されず、その動作に誤動作を生ぜしめ
ることは々くなる。
従って、2重化乃至多重化構成の有する長所が失わしめ
られることはない。
【図面の簡単な説明】
第1図は従来の2重化構成装置のクロック供給系を示す
図、第2図は従来の2重化構成装置の電源系を示す図、
第3図は本発明のクロック供給系を示す図である。 図中、CCOは主処理系の中央処理装置、CC1は予備
処理系の中央処理装置、1,1はクロック切換え回路手
段、7,7はリセット遅延回路である。 特許 出 願人  富士通株式会社

Claims (1)

    【特許請求の範囲】
  1. 複数の処理系毎に電源及びクロック源を備え、且つ各処
    理系毎にクロック切換え回路手段を設け、該クロック切
    換え回路手段を切換えて予め決められたクロック源から
    各処理系にクロック信号を供給するクロック信号供給方
    式において、リセット遅嬌回路を設け、クロック切換え
    信号が発生しても所定の時間経過後に上記クロック切換
    え回路手段の切換えを生じさせるように[またことを特
    徴とするクロック信号供給方式。
JP4377482A 1982-03-19 1982-03-19 クロツク信号供給方式 Pending JPS58161558A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4377482A JPS58161558A (ja) 1982-03-19 1982-03-19 クロツク信号供給方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4377482A JPS58161558A (ja) 1982-03-19 1982-03-19 クロツク信号供給方式

Publications (1)

Publication Number Publication Date
JPS58161558A true JPS58161558A (ja) 1983-09-26

Family

ID=12673095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4377482A Pending JPS58161558A (ja) 1982-03-19 1982-03-19 クロツク信号供給方式

Country Status (1)

Country Link
JP (1) JPS58161558A (ja)

Similar Documents

Publication Publication Date Title
US4322580A (en) Clock selection circuit
US4490581A (en) Clock selection control circuit
US3451042A (en) Redundant signal transmission system
JPS58161558A (ja) クロツク信号供給方式
JPH10129487A (ja) 車両制御用コンピュータシステム
JP2731749B2 (ja) 電源制御装置
JP2861595B2 (ja) 冗長化cpuユニットの切り替え制御装置
JP2819686B2 (ja) 選択制御回路
JP2954040B2 (ja) 割込監視装置
JP3637510B2 (ja) 障害監視方法とその回路
JPH01245322A (ja) マイクロプロセッサの停電制御回路
JPH08278823A (ja) 電源制御方式
KR970002522A (ko) 핫 백업(HBU:Hot Back Up)장치의 모-드 검출방법
JP2856633B2 (ja) 冗長装置
KR0161133B1 (ko) 이중화제어회로
JPH05143381A (ja) 待機冗長方式
JPS5924352A (ja) クロツク系障害修復処理方式
JPS6138500B2 (ja)
JPS59176861A (ja) 緊急制御回路方式
JPS59161745A (ja) 故障診断装置
JPH05136711A (ja) 切換制御回路
JPH0666767B2 (ja) クロック選択切り替え方式
JP2000194437A (ja) クロック二重化方法
JPH09284360A (ja) 通信装置における障害処理装置
JPS629938B2 (ja)