JPS58159345A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS58159345A JPS58159345A JP57043179A JP4317982A JPS58159345A JP S58159345 A JPS58159345 A JP S58159345A JP 57043179 A JP57043179 A JP 57043179A JP 4317982 A JP4317982 A JP 4317982A JP S58159345 A JPS58159345 A JP S58159345A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- impurity region
- region
- semiconductor substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置及びその製造方法に関する。
半導体装置の製造工程では、各工程毎に対応したマスク
をノ臂ターン設計し、このマスクを用いて周知の軍真蝕
刻法によりトランジスタや抵抗を構成する拡散層等のパ
タ一二ンダを行っている、ノ譬ターン設計は、同一基板
内に形成されたＰチャネル、Ｎチャネルの相違に関係な
く、画一的に行われている。これは複雑な／譬ターンを
で傘るだけ規格化してノリーン設計を容易にｒるためで
ある。その結果、基板内に同じ大きさのＮ型不純物領域
とｐ！ｌ！不純物領域を形成しても、これらの不純物領
域の形成後に施す各種の熱処理によって不純物領域の拡
散深さ及び拡散層が変化する。拡散深さ及び拡散幅の変
化率は、不純物の＃ｉ類、１ＩＩＷＬによって変化する
。このため不純物領域はマスク合わせ誤差等を考慮して
余裕をもって大きい目に形成されている１、その結果、
集積度を十分に向ｔさせることができない問題がある。
をノ臂ターン設計し、このマスクを用いて周知の軍真蝕
刻法によりトランジスタや抵抗を構成する拡散層等のパ
タ一二ンダを行っている、ノ譬ターン設計は、同一基板
内に形成されたＰチャネル、Ｎチャネルの相違に関係な
く、画一的に行われている。これは複雑な／譬ターンを
で傘るだけ規格化してノリーン設計を容易にｒるためで
ある。その結果、基板内に同じ大きさのＮ型不純物領域
とｐ！ｌ！不純物領域を形成しても、これらの不純物領
域の形成後に施す各種の熱処理によって不純物領域の拡
散深さ及び拡散層が変化する。拡散深さ及び拡散幅の変
化率は、不純物の＃ｉ類、１ＩＩＷＬによって変化する
。このため不純物領域はマスク合わせ誤差等を考慮して
余裕をもって大きい目に形成されている１、その結果、
集積度を十分に向ｔさせることができない問題がある。
一方、一つのチップ内に含まれる素子の数は増加し、七
のＰＩＡ能も複−になっているにも拘らず、チップサイ
ズは大きくならず、むしろ小さくなっている。これはチ
ツ！を構成するトランジスタや抵抗のノ４ターンサイズ
を小さくすることにより機能を損うことなしくユ解決し
てきたからである。これに対し、コンタクト用の不純物
領域はチップ内で必要以上に大きな面積を占めているの
でコンタクト用不純劉−域の鎖網化が望まれている。コ
ンタクト用不純物埴域は拡散中、ｒ−）孔、コンタクト
孔、配線−巾とマスク合わせずれにより規定されており
、コンタクト抵抗値と配−等が接続されるコンタクト孔
の大きさを、どこまで小さくできるかに依存している。
のＰＩＡ能も複−になっているにも拘らず、チップサイ
ズは大きくならず、むしろ小さくなっている。これはチ
ツ！を構成するトランジスタや抵抗のノ４ターンサイズ
を小さくすることにより機能を損うことなしくユ解決し
てきたからである。これに対し、コンタクト用の不純物
領域はチップ内で必要以上に大きな面積を占めているの
でコンタクト用不純劉−域の鎖網化が望まれている。コ
ンタクト用不純物埴域は拡散中、ｒ−）孔、コンタクト
孔、配線−巾とマスク合わせずれにより規定されており
、コンタクト抵抗値と配−等が接続されるコンタクト孔
の大きさを、どこまで小さくできるかに依存している。
例えば、１ｌＩＩＩｌｆが同じ値の不純＠開城について
は、コンタクト孔の大きさを小さくしていれに伴ってコ
ンタクト抵抗の値が増大する。また、同じコンタク）１
ｉ域の大きさの場合不純物領域の一度をｔげろとコンタ
クト抵抗値は小さくなるが、その後の熱処理によって不
純＠領域の拡散幅が増大し、隣接した不純物領域が電気
的に接続してしまう問題があった。
は、コンタクト孔の大きさを小さくしていれに伴ってコ
ンタクト抵抗の値が増大する。また、同じコンタク）１
ｉ域の大きさの場合不純物領域の一度をｔげろとコンタ
クト抵抗値は小さくなるが、その後の熱処理によって不
純＠領域の拡散幅が増大し、隣接した不純物領域が電気
的に接続してしまう問題があった。
本発明は、不純物領域のコンタクト抵抗値及び拡散物を
小さくして集積度の向上を図った半導体装置及びその製
造方法を提供することな目的とするものである。
小さくして集積度の向上を図った半導体装置及びその製
造方法を提供することな目的とするものである。
本発明は、半導体基板内に同じ導電製で拡散係数の異な
る不純物によって不純物領域を形成ｒることにより、そ
の大きさを小さくすると共にコンタクト抵抗値を減少さ
せて集積度の向上を図った半導体装置である。
る不純物によって不純物領域を形成ｒることにより、そ
の大きさを小さくすると共にコンタクト抵抗値を減少さ
せて集積度の向上を図った半導体装置である。
また、本発明は、半導体基板内に所定導電型の不純物を
導入した後、同じ領域に同導電型で拡散係数の異なる汀
！ａ物を導入して不純物領域を形成する工程を成備する
ことにより、集積度の向上を図った半導体装置を容易に
優ることができる半導体装置の製造方法である。
導入した後、同じ領域に同導電型で拡散係数の異なる汀
！ａ物を導入して不純物領域を形成する工程を成備する
ことにより、集積度の向上を図った半導体装置を容易に
優ることができる半導体装置の製造方法である。
以下、本発明の実施例について説明する。
先ず、＠１図（Ｎに示す如く、Ｎ型半導体基板１の表面
に薄肉の酸化膜２を形成する。この酸化膜２は後述の工
程でイオン注入する不純物のａｍ用の保ａ［膜となるも
のである。次いで、この酸化ＷＸｊｋ、に庫内のフォト
レジスト−３を形成し、周知の写真−割注により厚内の
レジスト膜１の所定領域に窓３ｍを開口する。次いで、
レジスト膜１をマスクにして照射条件をドーズ１０．５
〜１０ Ｘ １０ （ｓａ （：、Ｌ、チーｏｙヲ
（ｔン注入し、半導体基板１内に不純物−城４ｍを形成
する。
に薄肉の酸化膜２を形成する。この酸化膜２は後述の工
程でイオン注入する不純物のａｍ用の保ａ［膜となるも
のである。次いで、この酸化ＷＸｊｋ、に庫内のフォト
レジスト−３を形成し、周知の写真−割注により厚内の
レジスト膜１の所定領域に窓３ｍを開口する。次いで、
レジスト膜１をマスクにして照射条件をドーズ１０．５
〜１０ Ｘ １０ （ｓａ （：、Ｌ、チーｏｙヲ
（ｔン注入し、半導体基板１内に不純物−城４ｍを形成
する。
次いで、レジスト膜３を除去したとでこれに熱処理を議
し同図ｔＢ）に示す如く、拡散深さが約１０μ九のＰ−
ｗ＊Ｉ鳳＠４を形成する。
し同図ｔＢ）に示す如く、拡散深さが約１０μ九のＰ−
ｗ＊Ｉ鳳＠４を形成する。
次に、同図（ｃ）に示す如く、酸化膜２上に新しくレノ
スト績５を形成し、このレゾスト膜５のｐ −ｗｅｌｌ
＠ ４のＬ方の所定領域に写真蝕刻法により窓５ｍを
開口する。次いで、このレジスＦｌＩＩ！ｓをマスクに
してドーズ量１〜５Ｘ１０ ｍの照射条件でリンＣをイ
オン注入する０次いで、レジス）１Ｍ１１を再度マスク
にしてドーズ量１〜Ｂ Ｘ １０”（ｍｌ の照射条
件でヒ素Ｉをイオン注入し、Ｐ −ｗ＠ｌｌ ）ＩＩ
４内にリン６及びヒ素ａを含む不純＠鴫域ｒ′を形成す
る。ここで、ヒ素１は比較的拡散係数が小さく後述の熱
処理によって起きる不純物領域１°の拡散幅及び拡散深
さが不所望に大きくならないようにはたらく。また、Ｐ
−ｗａｌ１層４内に形成されたこれらの不純物領域７′
は、ソース、ドレインとなるものである。
スト績５を形成し、このレゾスト膜５のｐ −ｗｅｌｌ
＠ ４のＬ方の所定領域に写真蝕刻法により窓５ｍを
開口する。次いで、このレジスＦｌＩＩ！ｓをマスクに
してドーズ量１〜５Ｘ１０ ｍの照射条件でリンＣをイ
オン注入する０次いで、レジス）１Ｍ１１を再度マスク
にしてドーズ量１〜Ｂ Ｘ １０”（ｍｌ の照射条
件でヒ素Ｉをイオン注入し、Ｐ −ｗ＠ｌｌ ）ＩＩ
４内にリン６及びヒ素ａを含む不純＠鴫域ｒ′を形成す
る。ここで、ヒ素１は比較的拡散係数が小さく後述の熱
処理によって起きる不純物領域１°の拡散幅及び拡散深
さが不所望に大きくならないようにはたらく。また、Ｐ
−ｗａｌ１層４内に形成されたこれらの不純物領域７′
は、ソース、ドレインとなるものである。
ソース、ドレインとなるこれらの不純物領域１′のコン
タクト抵抗を下げるために、この領域１′の表面一度を
できるだけ高い値に設定するのが望ましい。
タクト抵抗を下げるために、この領域１′の表面一度を
できるだけ高い値に設定するのが望ましい。
次いで、同図の）に示す如＜、ＰＷ＠１１層４を含む半
導体基板１の表面全面に新しくレノスト膜９を形成し、
このレジスト膜９の半導体基板１の所定領域に対応する
部分に窓９ｍを開口し、このレジスト膜９をマスクにし
てＩロンなドーズ量２Ｘ１０ ｔｘ の照射条件で
照射して、半導体基板１内にＰ 型の不純物領域１０′
を形成する。次に熱処理な施して、同図（ｊ９に示すよ
うに、を記イオン注入された各不純物執域７°及び１０
’な深く拡散させて、ＮチャンネルＭＯ８ＰｇＴ用のソ
ース・ドレイン−域１、ＰチャンネルＭＯ８ＦｌＩＴ用
のソース・ドレイン領域１ｏを形成する。その結果、ソ
ース・ドレイ／嬢域１においては、その中の拡散係数の
違いにより、リン及びヒ素を含む表面領域１ｂとリンの
領域１蟲との２層状層になる。この場合、表［ｆｉ−域
７ｂは約ｇｘ１ｇ ｍ の濃度をもつ。
導体基板１の表面全面に新しくレノスト膜９を形成し、
このレジスト膜９の半導体基板１の所定領域に対応する
部分に窓９ｍを開口し、このレジスト膜９をマスクにし
てＩロンなドーズ量２Ｘ１０ ｔｘ の照射条件で
照射して、半導体基板１内にＰ 型の不純物領域１０′
を形成する。次に熱処理な施して、同図（ｊ９に示すよ
うに、を記イオン注入された各不純物執域７°及び１０
’な深く拡散させて、ＮチャンネルＭＯ８ＰｇＴ用のソ
ース・ドレイン−域１、ＰチャンネルＭＯ８ＦｌＩＴ用
のソース・ドレイン領域１ｏを形成する。その結果、ソ
ース・ドレイ／嬢域１においては、その中の拡散係数の
違いにより、リン及びヒ素を含む表面領域１ｂとリンの
領域１蟲との２層状層になる。この場合、表［ｆｉ−域
７ｂは約ｇｘ１ｇ ｍ の濃度をもつ。
次に、例えば上記酸化膜２に、にＣＶＤ酸化績を被覆し
て、厚い酸化ａｌＪＪを形成した僕、同図（均に示す妬
（、Ｐ−ｗ・１層４内の不純＠値域１、ｒ及びこの不純
＠−城１．１間のチャネル領域と、半導体基板１内の不
純物領域１ｏ及びこの不純物領域１０．１０間のチャネ
ル領域に通じる窓１２を開口する。次いで、この窓１２
によって露出された領域上に、厚さ６ｏｏ〜１０００Ａ
＋７）酸化１［ＪＪを形成Ｌ、Ｘ ｍ （Ｆ） ｒ”−
示を如＜、１ｉｉＩ述のチャネル領域１の部分ＪＪｍだ
けが残存するようにノｆターニングを施す。
て、厚い酸化ａｌＪＪを形成した僕、同図（均に示す妬
（、Ｐ−ｗ・１層４内の不純＠値域１、ｒ及びこの不純
＠−城１．１間のチャネル領域と、半導体基板１内の不
純物領域１ｏ及びこの不純物領域１０．１０間のチャネ
ル領域に通じる窓１２を開口する。次いで、この窓１２
によって露出された領域上に、厚さ６ｏｏ〜１０００Ａ
＋７）酸化１［ＪＪを形成Ｌ、Ｘ ｍ （Ｆ） ｒ”−
示を如＜、１ｉｉＩ述のチャネル領域１の部分ＪＪｍだ
けが残存するようにノｆターニングを施す。
然る後、産出された不純物領域ｙ 、 Ｉ ＩＩ、残存
した酸化７４１１ｍ、及び酸化−１１上に全体的にアル
ミニウム等からなる導電層を形成する。
した酸化７４１１ｍ、及び酸化−１１上に全体的にアル
ミニウム等からなる導電層を形成する。
仄いで、この導電層に写真蝕刻法などにより所定のノ臂
ターニングな施して、Ｐ−Ｗａｌｌ鳩４内の石純物領域
１．１で形成されたＮチャーネルＭＯ８ＦＥＴと、半導
体基板１内に形成された不純物領ｊｊＥ Ｊ ＯＴｋ用
イ”ＣｆＺ６ Ｐ ｆ’ｒ ＄ルＭＯ８ＦＩＴ ニ接続
する収出配線層１４と、これらのチャネルの’ｆ”
）ｔｉ［８ｉＪ ｌ ｍ 、 １ ｌ ｂヲ形成１．テ
、半導体装Ｍ２０を得る。
ターニングな施して、Ｐ−Ｗａｌｌ鳩４内の石純物領域
１．１で形成されたＮチャーネルＭＯ８ＦＥＴと、半導
体基板１内に形成された不純物領ｊｊＥ Ｊ ＯＴｋ用
イ”ＣｆＺ６ Ｐ ｆ’ｒ ＄ルＭＯ８ＦＩＴ ニ接続
する収出配線層１４と、これらのチャネルの’ｆ”
）ｔｉ［８ｉＪ ｌ ｍ 、 １ ｌ ｂヲ形成１．テ
、半導体装Ｍ２０を得る。
４２図は、この半導体Ｍ！ｉりの等価回路μ分示すもの
である。同図中２５は入力端子、２２は出力端子であり
、２３は、Ｐ−Ｗ＠１１４内に形成されたＮチャネルト
ランジスタ、２３ａはそのソース―、ＪＪｂはドレイン
側を示し、ＪＪＣは？−）を示している。また、２４は
、半導体基板１内に形成されたＰチャネルトランジスタ
、２４ａはそのソース側、２４ｂはドレイン側を示し、
２４Ｃは？−）を示している。
である。同図中２５は入力端子、２２は出力端子であり
、２３は、Ｐ−Ｗ＠１１４内に形成されたＮチャネルト
ランジスタ、２３ａはそのソース―、ＪＪｂはドレイン
側を示し、ＪＪＣは？−）を示している。また、２４は
、半導体基板１内に形成されたＰチャネルトランジスタ
、２４ａはそのソース側、２４ｂはドレイン側を示し、
２４Ｃは？−）を示している。
このようにこの半導体装置の製造方法によれば、Ｐ−Ｗ
＠１１層４内に拡散係数の大きいりンＣと拡散係数の小
さいヒ素１によって不純＠値域１を形成するので、表面
値域ｒｂの８度を十分に爾＜シ、これに対し下層の値域
ｒ１を比較的低い濃度に保てる。そのためその後の工程
における熱処理を受ける際不純物領域１の深さ及び幅が
伸びるのを蛾小隅に抑えることがで舞る。
＠１１層４内に拡散係数の大きいりンＣと拡散係数の小
さいヒ素１によって不純＠値域１を形成するので、表面
値域ｒｂの８度を十分に爾＜シ、これに対し下層の値域
ｒ１を比較的低い濃度に保てる。そのためその後の工程
における熱処理を受ける際不純物領域１の深さ及び幅が
伸びるのを蛾小隅に抑えることがで舞る。
その結果、不純物領域１の大きさを予め十分小さく設定
することができるので集積度を著しく向ｔさせることが
できる。爽に、不純＠領域１内の表面濃度も高い値に設
定されているので、取出配線層１４に対するコンタクト
抵抗な十分に小さくして素子特性を向上させることがで
きる。
することができるので集積度を著しく向ｔさせることが
できる。爽に、不純＠領域１内の表面濃度も高い値に設
定されているので、取出配線層１４に対するコンタクト
抵抗な十分に小さくして素子特性を向上させることがで
きる。
因に、８３図に示す如く、上述の如くして製造された半
導体装置２０の不純物領域１０表面着度１ｇｘｌＱ１０
１１１ｋ に設定すると、コンタクト面積とコンタクト
抵抗の関係は、同図中の直線（鴇の関係にある。これに
対して、実施例の不純物領域ｒと同じ拡散濃さ及び拡散
幅の不純物領域を備えた従来の半導体Ｖｔｔではその表
面績凌は約５Ｘ１Ｇ／ａＩｋになる。従って、同図中の
直−（Ｉｌｌで示されるコンタクト面積とコンタクト抵
抗の関係を有することになる。直線（資）と直線（［）
とを比較すると明かなように、例えば従来の半導体装置
の不純物領域上に１０μ無の取出配線層を設けた場合の
コンタクト抵抗値は、直Ｍ（１）と交わった点即ち、１
．６にΩであり、実施例の半導体装置２ｏの不純物−域
ｒｋ、に１ｏμｍ”のコンタクト面積を有する取出配線
層１４を設けた場合そのコンタクト抵抗の値は、直線（
ＶＤと交わった点、却ち約１６００である。従って実施
例では約１／１０倍の小さなコンタクト抵抗を有してい
ることが判る。
導体装置２０の不純物領域１０表面着度１ｇｘｌＱ１０
１１１ｋ に設定すると、コンタクト面積とコンタクト
抵抗の関係は、同図中の直線（鴇の関係にある。これに
対して、実施例の不純物領域ｒと同じ拡散濃さ及び拡散
幅の不純物領域を備えた従来の半導体Ｖｔｔではその表
面績凌は約５Ｘ１Ｇ／ａＩｋになる。従って、同図中の
直−（Ｉｌｌで示されるコンタクト面積とコンタクト抵
抗の関係を有することになる。直線（資）と直線（［）
とを比較すると明かなように、例えば従来の半導体装置
の不純物領域上に１０μ無の取出配線層を設けた場合の
コンタクト抵抗値は、直Ｍ（１）と交わった点即ち、１
．６にΩであり、実施例の半導体装置２ｏの不純物−域
ｒｋ、に１ｏμｍ”のコンタクト面積を有する取出配線
層１４を設けた場合そのコンタクト抵抗の値は、直線（
ＶＤと交わった点、却ち約１６００である。従って実施
例では約１／１０倍の小さなコンタクト抵抗を有してい
ることが判る。
なお、同図中直線（１）は、不純物領域の濃度が４ Ｘ
Ｉ Ｑ ／（ｍｌ ｓ直線１）は＠ Ｘ Ｉ Ｑ
／ ４ｍ 、直−（ＩＶ）ハフ Ｘ １０ １０１＆
、直１１（Ｖ）は８Ｘ１０／ｍの場合を表わしている。
Ｉ Ｑ ／（ｍｌ ｓ直線１）は＠ Ｘ Ｉ Ｑ
／ ４ｍ 、直−（ＩＶ）ハフ Ｘ １０ １０１＆
、直１１（Ｖ）は８Ｘ１０／ｍの場合を表わしている。
また、従来の半導体装置の不純物領域の濃度をｐＸ１０
／ｍ程度に設定すると、その拡散幅は従来のものに比べ
て０．４μ鴬程度小さく出来ることが実験的に確認され
ている。
／ｍ程度に設定すると、その拡散幅は従来のものに比べ
て０．４μ鴬程度小さく出来ることが実験的に確認され
ている。
また、１記実施例の半導体Ｈ４Ｈｏのように構成された
拡散係数の異なる同導電型の不純物からなる不純物領域
ｒを有するものでは、当然に拡散係数の小さい不純物が
不純物領域１の表ＦＭ領域を占めるので、表面領域の一
度を十分に高くしても拡散幅を小さく設定できるので、
不純物領域１に接続される収出配線−１４のコンタクト
面積を小さくして、しかもコンタクト抵抗を小さい値に
設定できる。その結果、橋めて＾い集積度を叫ることが
できると共に素子特性なお、実施例では、Ｎ型の半導体
基板１にＮチャネル及びＰチャネルのトランジスタを形
成した所綱相補履の半導体装置Ｌ！について説明したが
、これ以外のＶリコンｒ−）ＭＯ８１１半導体装置等橋
々の蓋式のものに適用できることは勿論である。また、
Ｎ蓋の半導体基板１の他にもＰ型の半導体基板を採用し
ても良いことは勿論である。
拡散係数の異なる同導電型の不純物からなる不純物領域
ｒを有するものでは、当然に拡散係数の小さい不純物が
不純物領域１の表ＦＭ領域を占めるので、表面領域の一
度を十分に高くしても拡散幅を小さく設定できるので、
不純物領域１に接続される収出配線−１４のコンタクト
面積を小さくして、しかもコンタクト抵抗を小さい値に
設定できる。その結果、橋めて＾い集積度を叫ることが
できると共に素子特性なお、実施例では、Ｎ型の半導体
基板１にＮチャネル及びＰチャネルのトランジスタを形
成した所綱相補履の半導体装置Ｌ！について説明したが
、これ以外のＶリコンｒ−）ＭＯ８１１半導体装置等橋
々の蓋式のものに適用できることは勿論である。また、
Ｎ蓋の半導体基板１の他にもＰ型の半導体基板を採用し
ても良いことは勿論である。
以上説明した如く、本発明に係る半導体装跋文びその製
造方法によれば、半導体基板内に同じ導電型で拡散係数
の異なる不純物によって不純物領域を形成するようにし
たので、不純物領域の歓細化を図り、しかもコンタクト
抵抗値を小さくして、集積度を著しく高めることができ
る４ｄ著な効果を奏するものである。
造方法によれば、半導体基板内に同じ導電型で拡散係数
の異なる不純物によって不純物領域を形成するようにし
たので、不純物領域の歓細化を図り、しかもコンタクト
抵抗値を小さくして、集積度を著しく高めることができ
る４ｄ著な効果を奏するものである。
４Ｉ＆１図（〜乃至同図伊）は、本発明に係る半導体装
置の製造方法を工程順に示す説明図、第２図は、＠１図
（Ｆ）に示す半導体１ｉｉｔの等価回路を示す回路図、
嘱３図は、コンタクト面積とコンタクト抵抗の関係を示
す特性図である。 １・・・半導体基板、１，１１．ＩＭ、１１ｍ・°。 酸化膜、ｘ、ｉ、ｓ・・・フォトレノスト膜、４・・・
Ｐ−ｗ＠ｌ１層、６・・・す７．１．ｒａ、ｒｂ、１０
・・・不純物領域、８・・・ヒ素、１２・・・窓、１４
・・・収出配線層、１５ｍ、Ｊｌｂ−ｒ−）電極、１０
・・・半導体装置、１１・・・等価回路、２１・・・Ｎ
チャネルトランジスタ、！Ｊａ、Ｊ４ａ・・・ソース―
、Ｊ Ｊ ｂ 、 ｊ ４ ｂ ・・・ドレイン貴、２
１ｃ、１４ｃ・・・ｆ−）。 出願人代理人 弁理士 鈴 江 武 彦ｉｌｌ 図 １２ＢＷ １ １ｈ） １９７−
置の製造方法を工程順に示す説明図、第２図は、＠１図
（Ｆ）に示す半導体１ｉｉｔの等価回路を示す回路図、
嘱３図は、コンタクト面積とコンタクト抵抗の関係を示
す特性図である。 １・・・半導体基板、１，１１．ＩＭ、１１ｍ・°。 酸化膜、ｘ、ｉ、ｓ・・・フォトレノスト膜、４・・・
Ｐ−ｗ＠ｌ１層、６・・・す７．１．ｒａ、ｒｂ、１０
・・・不純物領域、８・・・ヒ素、１２・・・窓、１４
・・・収出配線層、１５ｍ、Ｊｌｂ−ｒ−）電極、１０
・・・半導体装置、１１・・・等価回路、２１・・・Ｎ
チャネルトランジスタ、！Ｊａ、Ｊ４ａ・・・ソース―
、Ｊ Ｊ ｂ 、 ｊ ４ ｂ ・・・ドレイン貴、２
１ｃ、１４ｃ・・・ｆ−）。 出願人代理人 弁理士 鈴 江 武 彦ｉｌｌ 図 １２ＢＷ １ １ｈ） １９７−
Claims (2)
- （１） −導電型の半導体基板と、譲半尋体基数の所
定領域に形成された拡散係数の異なる同導電型の不純物
からなる不に１１瀧域と、該不純物領域を含む前記半導
体基板上に形成された絶縁層と、該絶縁−に開口された
窓な介して前記不純物領域に接続された配一層とな緘備
することを特徴とする半導体装置。 - （２） −導電型の半導体爪板の所定領域に反対導電
蓋の不純物を導入し、次いで、該所定領域に該不純物と
同導電型で拡散係数の異なる異種不純物を導入して不純
物領域を形成する工程と、該不純物領域を含む１紀半導
体基板七に形成された絶１ｌｉｉｋ鳩にｅ記不純＠領域
に通じる窓を開口する工程と、該窓を介して前記不純物
領域にＷ！続する配線層を形成する工程とを４備するこ
とを特赦とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57043179A JPS58159345A (ja) | 1982-03-18 | 1982-03-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57043179A JPS58159345A (ja) | 1982-03-18 | 1982-03-18 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58159345A true JPS58159345A (ja) | 1983-09-21 |
Family
ID=12656657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57043179A Pending JPS58159345A (ja) | 1982-03-18 | 1982-03-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58159345A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60194568A (ja) * | 1984-03-16 | 1985-10-03 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
1982
- 1982-03-18 JP JP57043179A patent/JPS58159345A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60194568A (ja) * | 1984-03-16 | 1985-10-03 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5940297B2 (ja) | 大規模集積回路の製造方法 | |
| JPS62174966A (ja) | 半導体装置の製造方法 | |
| US5241208A (en) | Semiconductor device comprising an analogue element and a digital element | |
| JPS5941864A (ja) | モノリシツク集積回路の製造方法 | |
| JPS63102264A (ja) | 薄膜半導体装置 | |
| JPH05865B2 (ja) | ||
| JPS6089975A (ja) | 半導体装置 | |
| JPS58159345A (ja) | 半導体装置及びその製造方法 | |
| JPS5874070A (ja) | 半導体装置の製造方法 | |
| JP3051445B2 (ja) | 半導体薄膜トランジスタおよびその製造方法 | |
| JPS60160168A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0864688A (ja) | 半導体装置の製造方法 | |
| JPS6286752A (ja) | 半導体集積回路の製造方法 | |
| JPS58124269A (ja) | 相補型絶縁ゲート電界効果半導体装置の製造方法 | |
| JPH01164062A (ja) | 半導体装置の製造方法 | |
| JPS6059777A (ja) | 半導体装置の製造方法 | |
| JPS5955070A (ja) | 半導体装置の製造方法 | |
| JPS61100975A (ja) | 接合形電界効果トランジスタ | |
| JPS61131476A (ja) | 半導体装置 | |
| JPS61204970A (ja) | 相補型ｍｉｓトランジスタ−の製造方法 | |
| JPS5992549A (ja) | 半導体装置の製造方法 | |
| JPS58165370A (ja) | 半導体装置の製造方法 | |
| JPS6159750A (ja) | 半導体装置およびその製造方法 | |
| JPH03276680A (ja) | 半導体装置およびその製造方法 | |
| JPH09167832A (ja) | 半導体装置の製造方法 |