JPS5940297B2 - 大規模集積回路の製造方法 - Google Patents
大規模集積回路の製造方法Info
- Publication number
- JPS5940297B2 JPS5940297B2 JP54069368A JP6936879A JPS5940297B2 JP S5940297 B2 JPS5940297 B2 JP S5940297B2 JP 54069368 A JP54069368 A JP 54069368A JP 6936879 A JP6936879 A JP 6936879A JP S5940297 B2 JPS5940297 B2 JP S5940297B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polysilicon
- line
- silicon
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 85
- 229920005591 polysilicon Polymers 0.000 claims description 84
- 150000004767 nitrides Chemical class 0.000 claims description 62
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 26
- 235000012239 silicon dioxide Nutrition 0.000 claims description 22
- 239000000377 silicon dioxide Substances 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 157
- 229920002120 photoresistant polymer Polymers 0.000 description 51
- 235000012431 wafers Nutrition 0.000 description 33
- 238000002513 implantation Methods 0.000 description 16
- 230000003647 oxidation Effects 0.000 description 16
- 238000007254 oxidation reaction Methods 0.000 description 16
- 238000005530 etching Methods 0.000 description 8
- 230000000873 masking effect Effects 0.000 description 8
- 230000005855 radiation Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000015654 memory Effects 0.000 description 6
- 239000002253 acid Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000005055 memory storage Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- SQGYOTSLMSWVJD-UHFFFAOYSA-N silver(1+) nitrate Chemical compound [Ag+].[O-]N(=O)=O SQGYOTSLMSWVJD-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000007730 finishing process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910001961 silver nitrate Inorganic materials 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/043—Dual dielectric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/116—Oxidation, differential
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/133—Reflow oxides and glasses
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/141—Self-alignment coat gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/173—Washed emitter
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】
この発明は半導体素子製造技術の分野に関するもので、
よｐ詳細には、密度と信頼性の増加したかつ電界効果ト
ランジスタ（ＦＥＴ）素子、ポリシリコンおよび拡散さ
れたＮ＋相互接続ラインならびにポリシリコンおよびＮ
＋拡散ラインと境界面をなすメタライズ処理の相互接続
ラインを含む増大した密度および信頼性の超大規模集積
回路（ＶＬＳＩ）の製造のための製造技術の分野に関す
るものである。
よｐ詳細には、密度と信頼性の増加したかつ電界効果ト
ランジスタ（ＦＥＴ）素子、ポリシリコンおよび拡散さ
れたＮ＋相互接続ラインならびにポリシリコンおよびＮ
＋拡散ラインと境界面をなすメタライズ処理の相互接続
ラインを含む増大した密度および信頼性の超大規模集積
回路（ＶＬＳＩ）の製造のための製造技術の分野に関す
るものである。
半導体技術は個々の素子および集積回路の大きさおよび
電力消費を減じ、単位面積当りの集積回路の論理出力を
増加することに関心が向けられてきた。
電力消費を減じ、単位面積当りの集積回路の論理出力を
増加することに関心が向けられてきた。
非常に大きいメモリ容量を有するモノリシツクランダム
アクセスメモリ（ＲＡＭ）およびリードオンリメモリ（
ＲＯＭ）の分野で特に努力が拡大されてきた。素子の大
きさを減じかつ製造の際の公差を改善しようとして多年
にわた９多くの事柄が行われてきた。そのような努力の
中でも、特に微細ラインリングラフイ、改良されたマス
ク生成および整合機械、マスク合わせの改良された公差
および自己整合ゲートがある。これらの技術はこれらの
集積回路に用いられる個々のＦＥＴ素子の製造に必要な
面積を減少させた。しかしながら、整合公差のために、
ＦＥＴ素子はもし完全なマスク合わせが得られるならば
そうであるべき形状寸法よジも大きい形状寸法で設計し
なければならない。さらに，整合公差のために、相互接
続ラインの形成の際に誤整合を許容するために他の方法
でやれば必要とされる以上にＦＥＴ素子を離隔させなけ
ればならない。したがつて、ＦＥＴとマスク合わせに対
する感度が減じられた導電ラインを含むＶＬＳ集積回路
を製造する改良されそれによつて、増大した密度と信頼
性に寄与する集積回路製造技術に対する必要性がある。
この発明に従つて、窒化シリコン層のみならず集積回路
の能動ＦＥＴ素子のゲート酸化物層の双方がシリコンサ
ブストレートの表面に形成される。
アクセスメモリ（ＲＡＭ）およびリードオンリメモリ（
ＲＯＭ）の分野で特に努力が拡大されてきた。素子の大
きさを減じかつ製造の際の公差を改善しようとして多年
にわた９多くの事柄が行われてきた。そのような努力の
中でも、特に微細ラインリングラフイ、改良されたマス
ク生成および整合機械、マスク合わせの改良された公差
および自己整合ゲートがある。これらの技術はこれらの
集積回路に用いられる個々のＦＥＴ素子の製造に必要な
面積を減少させた。しかしながら、整合公差のために、
ＦＥＴ素子はもし完全なマスク合わせが得られるならば
そうであるべき形状寸法よジも大きい形状寸法で設計し
なければならない。さらに，整合公差のために、相互接
続ラインの形成の際に誤整合を許容するために他の方法
でやれば必要とされる以上にＦＥＴ素子を離隔させなけ
ればならない。したがつて、ＦＥＴとマスク合わせに対
する感度が減じられた導電ラインを含むＶＬＳ集積回路
を製造する改良されそれによつて、増大した密度と信頼
性に寄与する集積回路製造技術に対する必要性がある。
この発明に従つて、窒化シリコン層のみならず集積回路
の能動ＦＥＴ素子のゲート酸化物層の双方がシリコンサ
ブストレートの表面に形成される。
双方の層はフイールド酸化物層によつて囲まれかつ同時
に拡散Ｎ＋導電ラインが形成されるべき領域に形成され
る。窒化物層上に形成されるポリシリコン層は輪郭づけ
られてＦＥＴ素子のゲートのポリシリコン導体を提供す
るとともに、追加の相互接続ラインのために輪郭づけら
れ、かつその後窒化物層のマスク効果によつて部分的に
酸化される。このことがゲートポリシリコン層に最少の
酸化物層の厚さを与えかつ再び素子の大きさを減じるの
に寄与する。そのあとで、窒化シリコン、酸化窒化シリ
コン、二酸化シリコンおよびフオトレジストの層が種々
のマスクおよび選択エツチング工程で用いられて、ＦＥ
Ｔ素子のための自己整合されたゲートおよびコンタクト
および自己整合された相互接続境界面をもたらす。窒化
シリコン、酸化窒化シリコン、二酸化シリコン、フォト
レジストおよびシリコンの全ては、種々のエツチング工
程にさらされるとき異なるエツチング除去速度を有して
いることから、マスク工程の数を従来の方法に比べて減
少させることができかつさらにこれまでに達成できなか
つた自己整合の特徴を可能にする。さらに、鳩下に述べ
るこの発明に従つた方法は２またはそれを越える領域で
同時にドーピングを行なうことを可能にする。このこと
は、得られる集積回路素子がより均一な特性を有する点
で有利である。代わ９の方法として、高エネルギイオン
インプラントドープ技術を用いて全ての必要な領域に同
時にドーピングを行なうことができ、工程の数が減じら
れかつ構造内のドーピングの均一性が改善される。この
発明の方法はフローテイングゲートのコンタクト形状の
みならずゲート電極に対する直接のコンタクトを可能に
する。
に拡散Ｎ＋導電ラインが形成されるべき領域に形成され
る。窒化物層上に形成されるポリシリコン層は輪郭づけ
られてＦＥＴ素子のゲートのポリシリコン導体を提供す
るとともに、追加の相互接続ラインのために輪郭づけら
れ、かつその後窒化物層のマスク効果によつて部分的に
酸化される。このことがゲートポリシリコン層に最少の
酸化物層の厚さを与えかつ再び素子の大きさを減じるの
に寄与する。そのあとで、窒化シリコン、酸化窒化シリ
コン、二酸化シリコンおよびフオトレジストの層が種々
のマスクおよび選択エツチング工程で用いられて、ＦＥ
Ｔ素子のための自己整合されたゲートおよびコンタクト
および自己整合された相互接続境界面をもたらす。窒化
シリコン、酸化窒化シリコン、二酸化シリコン、フォト
レジストおよびシリコンの全ては、種々のエツチング工
程にさらされるとき異なるエツチング除去速度を有して
いることから、マスク工程の数を従来の方法に比べて減
少させることができかつさらにこれまでに達成できなか
つた自己整合の特徴を可能にする。さらに、鳩下に述べ
るこの発明に従つた方法は２またはそれを越える領域で
同時にドーピングを行なうことを可能にする。このこと
は、得られる集積回路素子がより均一な特性を有する点
で有利である。代わ９の方法として、高エネルギイオン
インプラントドープ技術を用いて全ての必要な領域に同
時にドーピングを行なうことができ、工程の数が減じら
れかつ構造内のドーピングの均一性が改善される。この
発明の方法はフローテイングゲートのコンタクト形状の
みならずゲート電極に対する直接のコンタクトを可能に
する。
拡散導電ラインはソースおよびドレインに対する最初の
レベル相互接続を可能にしかつ直接のゲートコンタクト
形状と両立する。逆に、直接のソースおよびドレインの
コンタクトとの遠隔のゲートコンタクトもまたもたらさ
れる。理論的には、同時のかつ直接のソースゲートおよ
びドレーンコンタクトが提供されるけれども、現在の技
術ではそのような同時の直接コンタクト素子形状におけ
る導電ラインの寸法のために素子大きさの小型化および
形状に限界がある。この発明のこれらのおよび他の目的
および利点はその好ましい実施例に関する場下の詳細な
説明から明らかとなろう。第１図はこの発明に従つた素
子の製造に用いられるウエハの部分断面図を示す。
レベル相互接続を可能にしかつ直接のゲートコンタクト
形状と両立する。逆に、直接のソースおよびドレインの
コンタクトとの遠隔のゲートコンタクトもまたもたらさ
れる。理論的には、同時のかつ直接のソースゲートおよ
びドレーンコンタクトが提供されるけれども、現在の技
術ではそのような同時の直接コンタクト素子形状におけ
る導電ラインの寸法のために素子大きさの小型化および
形状に限界がある。この発明のこれらのおよび他の目的
および利点はその好ましい実施例に関する場下の詳細な
説明から明らかとなろう。第１図はこの発明に従つた素
子の製造に用いられるウエハの部分断面図を示す。
サブストレート１は半導体材料、典型的にはシリコン、
の１個のウエハ３であつてもよく、または第２のサブス
トレート材料２と複合された半導体材料３（たとえば、
シリコンーオンーサフアイヤ複合物）であつてもよい。
図解の目的のためのみに、場下の図面および説明は１５
土４Ω？のオーダのシート比抵抗を有する１００結晶配
向のＰ型ドープシリコンの半導体３からなるサブストレ
ートウエハであると仮定する。シリコン層３はまず熱酸
化工程によつて酸化されてシリコン３の上面に二酸化シ
リコンの層を生じる。
の１個のウエハ３であつてもよく、または第２のサブス
トレート材料２と複合された半導体材料３（たとえば、
シリコンーオンーサフアイヤ複合物）であつてもよい。
図解の目的のためのみに、場下の図面および説明は１５
土４Ω？のオーダのシート比抵抗を有する１００結晶配
向のＰ型ドープシリコンの半導体３からなるサブストレ
ートウエハであると仮定する。シリコン層３はまず熱酸
化工程によつて酸化されてシリコン３の上面に二酸化シ
リコンの層を生じる。
典型的には、二酸化シリコン層４は５００λのオーダの
厚さを有する。酸化工程ののち、窒化シリコン層５が生
成される。
厚さを有する。酸化工程ののち、窒化シリコン層５が生
成される。
この窒化シリコン層５は典型的には二酸化シリコン層４
と同じ厚さを有する。フオトレジスト層６がついで窒化
シリコン層５の上面に施され、かつＮマスクがフオトレ
ジスト層６の一部を選択的にマスクするために用いられ
る。
と同じ厚さを有する。フオトレジスト層６がついで窒化
シリコン層５の上面に施され、かつＮマスクがフオトレ
ジスト層６の一部を選択的にマスクするために用いられ
る。
Ｎマスクは能動素子（たとえば電界効果トランジスタ）
および拡散導電ラインが形成されるサブストレート表面
の選択された領域を規定する働きをし、これらの選択さ
れた領域はフイールド酸化物によつて囲まれかつ分離さ
れる。化学輻射線がＮマスクを通して与えられ、Ｎマス
クによつて化学輻射線から保護されないフオトレジスト
層６の部分は適当な現像溶液に対しで溶解可能にされフ
オトレジスト層の残ク部分はその溶液内で浩解不能のま
まとなる。このようにして、適当な現像洛液を与えるこ
とにより、フオトレジスト層６の領域が選択的に除去さ
れて下方の窒化物層５の選択された部分を露出させる。
窒化物層５の露出部分は次いで、フォトレジスト層６の
残つた部分に対して効果を持たない方法（たとえばプラ
ズマエツチング）を用いて、除去される。フオトレジス
ト層６の残つた部分は窒化物層５の対応の下方の部分を
保護する。第２図に示すように、窒化物除去工程ののち
、サブストレートウエハ１は、その表面上に、フオトレ
ジスト６の保護層の残り部分と、ＦＥＴ素子の能動領域
（たとえばソース、ドレイン、およびゲート）のみなら
ずＮ＋拡散ラインの現像にあとで用いられるサブストレ
ートの部分において二酸化シリコン層４の上にある窒化
シリコン層５の対応の下方部分を含む。
および拡散導電ラインが形成されるサブストレート表面
の選択された領域を規定する働きをし、これらの選択さ
れた領域はフイールド酸化物によつて囲まれかつ分離さ
れる。化学輻射線がＮマスクを通して与えられ、Ｎマス
クによつて化学輻射線から保護されないフオトレジスト
層６の部分は適当な現像溶液に対しで溶解可能にされフ
オトレジスト層の残ク部分はその溶液内で浩解不能のま
まとなる。このようにして、適当な現像洛液を与えるこ
とにより、フオトレジスト層６の領域が選択的に除去さ
れて下方の窒化物層５の選択された部分を露出させる。
窒化物層５の露出部分は次いで、フォトレジスト層６の
残つた部分に対して効果を持たない方法（たとえばプラ
ズマエツチング）を用いて、除去される。フオトレジス
ト層６の残つた部分は窒化物層５の対応の下方の部分を
保護する。第２図に示すように、窒化物除去工程ののち
、サブストレートウエハ１は、その表面上に、フオトレ
ジスト６の保護層の残り部分と、ＦＥＴ素子の能動領域
（たとえばソース、ドレイン、およびゲート）のみなら
ずＮ＋拡散ラインの現像にあとで用いられるサブストレ
ートの部分において二酸化シリコン層４の上にある窒化
シリコン層５の対応の下方部分を含む。
第１のドーパントイオンのインプランテーシヨン工程が
次にウエハ１に対して行なわれる。
次にウエハ１に対して行なわれる。
この第１のインプランテーシヨン工程では、ボロンのよ
うなドーバントがシリコン３の露出された領域７にイン
プラントされ、その領域７においてフイールド酸化物が
のちに分離の目的で現像される。これらの領域において
シリコンサブストレート３にボロンをインプラントする
ことによつて、隣接素子間の効果的な分離が増大する。
第２図はシリコン層３におけるインプランテーシヨン領
域７を図解する。フォトレジスト層６の下方の領域はフ
オトレジスト層によつて遮蔽されかつインプラント工程
によつてドープされることはない。インプランテーシヨ
ンはまた、フイールド領域および能動チヤネル領域の双
方を同時にインプラントするために、残りのフオトレジ
スト部分６が除去された状態で、行なつてもよい。
うなドーバントがシリコン３の露出された領域７にイン
プラントされ、その領域７においてフイールド酸化物が
のちに分離の目的で現像される。これらの領域において
シリコンサブストレート３にボロンをインプラントする
ことによつて、隣接素子間の効果的な分離が増大する。
第２図はシリコン層３におけるインプランテーシヨン領
域７を図解する。フォトレジスト層６の下方の領域はフ
オトレジスト層によつて遮蔽されかつインプラント工程
によつてドープされることはない。インプランテーシヨ
ンはまた、フイールド領域および能動チヤネル領域の双
方を同時にインプラントするために、残りのフオトレジ
スト部分６が除去された状態で、行なつてもよい。
低電圧集積回路を製造する際、このや９方が好ましい。
このやリ方はまたＤマスク工程の前に行なわれるあとで
述べるチヤネルインプラント工程を除去する。選択的な
最初のインプランテーシヨン工程ののち、またはもしイ
ンプランテーシヨン工程が行なわれないときは窒化物除
去工程ののち、残リのフオトレジスト層６が除去されか
つウエハ１の表面は第３図に示すようなフイールド酸化
物領域８ないし１０を現像するために第２の酸化工程を
受ける。典型的には、これらのフィルート酸化物領域は
約９０００Ａの厚さを有する。第３図から明らかなよう
に、窒化物層５の表面には熱二酸化シリコン層は形成さ
れない。しかしながら、酸化窒化物の薄い（たとえば、
１００入）層（図示されない）がフイールド酸化工程の
間窒化シリコン層の上に形成される。この酸化窒化物層
は最終的にはゲート誘電体構造の一部として残９かつ酸
化物／窒化物ゲート構造の全般の安定性を増加すること
がわかつている。この出願の他の図面の全てはもちろん
のこと第３図は寸法を表わすものとして描かれておらず
むしろ十分に明瞭にするように描かれていることに留意
されたい。フイールド酸化物を形成するために用いられ
る第２の酸化工程ののち、さらにドーパントインプラン
テーシヨン工程がウエハ１に対して行なわれる。
このやリ方はまたＤマスク工程の前に行なわれるあとで
述べるチヤネルインプラント工程を除去する。選択的な
最初のインプランテーシヨン工程ののち、またはもしイ
ンプランテーシヨン工程が行なわれないときは窒化物除
去工程ののち、残リのフオトレジスト層６が除去されか
つウエハ１の表面は第３図に示すようなフイールド酸化
物領域８ないし１０を現像するために第２の酸化工程を
受ける。典型的には、これらのフィルート酸化物領域は
約９０００Ａの厚さを有する。第３図から明らかなよう
に、窒化物層５の表面には熱二酸化シリコン層は形成さ
れない。しかしながら、酸化窒化物の薄い（たとえば、
１００入）層（図示されない）がフイールド酸化工程の
間窒化シリコン層の上に形成される。この酸化窒化物層
は最終的にはゲート誘電体構造の一部として残９かつ酸
化物／窒化物ゲート構造の全般の安定性を増加すること
がわかつている。この出願の他の図面の全てはもちろん
のこと第３図は寸法を表わすものとして描かれておらず
むしろ十分に明瞭にするように描かれていることに留意
されたい。フイールド酸化物を形成するために用いられ
る第２の酸化工程ののち、さらにドーパントインプラン
テーシヨン工程がウエハ１に対して行なわれる。
このインプランテーシヨン工程によつて、ボロンのよう
なアクセプタ型のドーパントがシリコン層３の領域にイ
ンプラントされて、最終的に能動素子（たとえば、ＦＥ
Ｔ）のチヤネル領域１１および１２および拡散導電ライ
ンをそれぞれウエハの上に形成する。このインプランテ
ーシヨン工程はそのようなエンハンスメントと素子のし
きい値の調整を可能にする。デイプレシヨン型素子のた
めの特別なインプランテーシヨンドーパント工程はこの
ときに行なつてもよい。
なアクセプタ型のドーパントがシリコン層３の領域にイ
ンプラントされて、最終的に能動素子（たとえば、ＦＥ
Ｔ）のチヤネル領域１１および１２および拡散導電ライ
ンをそれぞれウエハの上に形成する。このインプランテ
ーシヨン工程はそのようなエンハンスメントと素子のし
きい値の調整を可能にする。デイプレシヨン型素子のた
めの特別なインプランテーシヨンドーパント工程はこの
ときに行なつてもよい。
フオトレジスト層およびＤマスクは前に述べたＮマスク
と同じ態様で化学輻射線および適当な現像溶液に関連し
て用いられる。Ｄマスクは能動デイプレシヨン素子（た
とえば、ＦＥＴのゲート領域）を受け人れるように意図
されたこれらの選択された領域の上でのみ露光およびフ
オトレジストの除去をもたらす。Ｄマスクはゲート領域
を規定することはなく代わリにオーバサイズの領域、す
なわちのちのマスク工程によつてゲート領域に形成され
る部分、を規定する。したがつてＤマスクを位置決めす
る整合公差は他の方法の場合ほどに臨界的ではない。り
んのような、ドナー型のドーパントが保護されていない
領域にインプラントされる。残つているフオトレジスト
層がインプランテーシヨン工程のあとで除去される。フ
ォトレジストの新しい層（第４図において１４で部分的
に示す）が施されかつ次いでＳＣサブストレートコンタ
クトマスクを介して化学輻射線にさらされる。ＳＣマス
クはサブストレート３上に形成される要素を相互接続す
るために用いられるポリシリコンのラインが形成される
サブストレートの領域を規定するために用いられる。た
とえば、２つの隣接の能動素子がそのようなポリシリコ
ンラインを介して共通のソース形状に接続することがで
きる。ＳＣマスクを介して露出したのち、フオトレジス
ト層１４が適宜現像されかつ露光部分が除去され、それ
によつて窒化物層５の下方部分を露出させる。
と同じ態様で化学輻射線および適当な現像溶液に関連し
て用いられる。Ｄマスクは能動デイプレシヨン素子（た
とえば、ＦＥＴのゲート領域）を受け人れるように意図
されたこれらの選択された領域の上でのみ露光およびフ
オトレジストの除去をもたらす。Ｄマスクはゲート領域
を規定することはなく代わリにオーバサイズの領域、す
なわちのちのマスク工程によつてゲート領域に形成され
る部分、を規定する。したがつてＤマスクを位置決めす
る整合公差は他の方法の場合ほどに臨界的ではない。り
んのような、ドナー型のドーパントが保護されていない
領域にインプラントされる。残つているフオトレジスト
層がインプランテーシヨン工程のあとで除去される。フ
ォトレジストの新しい層（第４図において１４で部分的
に示す）が施されかつ次いでＳＣサブストレートコンタ
クトマスクを介して化学輻射線にさらされる。ＳＣマス
クはサブストレート３上に形成される要素を相互接続す
るために用いられるポリシリコンのラインが形成される
サブストレートの領域を規定するために用いられる。た
とえば、２つの隣接の能動素子がそのようなポリシリコ
ンラインを介して共通のソース形状に接続することがで
きる。ＳＣマスクを介して露出したのち、フオトレジス
ト層１４が適宜現像されかつ露光部分が除去され、それ
によつて窒化物層５の下方部分を露出させる。
窒化物層５の露出され保護されない部分が次に典型的に
はプラズマエツチング技術を用いて除去される。窒化物
の除去によつて露出される二酸化シリコン層部分が次に
選択除去工程、典型的には酸エツチング工程を受ける。
第４図は上述の工程を受けたのちのウエハを図解する。
はプラズマエツチング技術を用いて除去される。窒化物
の除去によつて露出される二酸化シリコン層部分が次に
選択除去工程、典型的には酸エツチング工程を受ける。
第４図は上述の工程を受けたのちのウエハを図解する。
第４図の領域１３は下のシリコン層３を露出するように
窒化物層５および下方の酸化物層４が除去されたＳＣコ
ンタクト領域である。残ｖのフオトレジスト層１４はそ
の後従来の技術によつて除去される。フォトレジスト層
１４帽余去ののち、ドープされない多結晶シリコン（ポ
リシリコン）の層１５（第５図）がウエハ１の全表面の
上に施される。
窒化物層５および下方の酸化物層４が除去されたＳＣコ
ンタクト領域である。残ｖのフオトレジスト層１４はそ
の後従来の技術によつて除去される。フォトレジスト層
１４帽余去ののち、ドープされない多結晶シリコン（ポ
リシリコン）の層１５（第５図）がウエハ１の全表面の
上に施される。
典型的には、ポリシリコン層は約６５００λの厚さを有
する。ポリシリコン層１５が施されたのちウエハ１はウ
エハの全表面にわたリニ酸化シリコンの薄い層１６を形
成するように酸化工程を受ける。典型的には、二酸化シ
リコン層１６は５００λ厚さのオーダである。二酸化シ
リコン層１６の上には、窒化シリコン層１７が全表面に
わた９生成される。
する。ポリシリコン層１５が施されたのちウエハ１はウ
エハの全表面にわたリニ酸化シリコンの薄い層１６を形
成するように酸化工程を受ける。典型的には、二酸化シ
リコン層１６は５００λ厚さのオーダである。二酸化シ
リコン層１６の上には、窒化シリコン層１７が全表面に
わた９生成される。
窒化シリコン酸化工程が次に、典型的にはウエハ１を蒸
気の環境にさらすことによつて行なわれる。蒸気は窒化
シリコン層１７と反作用して窒化シリコン層１７の上に
酸化窒化シリコン１８の層（２００Ａ）を形成する。酸
化窒化層１８を作る蒸気工程の代わ９として、二酸化シ
リコン、酸化窒化シリコンまたはポリシリコンの薄い層
（たとえば、２００λ）を化学的気相成長（ＣＶＤ）工
程により酸化シリコン層１７に施される。しかしながら
、図解のために、窒化物層１７の上の層１８は酸化窒化
シリコンであると推定される。層１８は、下方の窒化物
層１７および、順に、別のマスクを必要とすることなく
並置されるポリシリコンラインコンタクト表面を保護す
るためののちのステツプにおいて、重要であることが理
解されよう。第５図は処理作業におけるこの時点でのウ
エハ１の断面を図解する。
気の環境にさらすことによつて行なわれる。蒸気は窒化
シリコン層１７と反作用して窒化シリコン層１７の上に
酸化窒化シリコン１８の層（２００Ａ）を形成する。酸
化窒化層１８を作る蒸気工程の代わ９として、二酸化シ
リコン、酸化窒化シリコンまたはポリシリコンの薄い層
（たとえば、２００λ）を化学的気相成長（ＣＶＤ）工
程により酸化シリコン層１７に施される。しかしながら
、図解のために、窒化物層１７の上の層１８は酸化窒化
シリコンであると推定される。層１８は、下方の窒化物
層１７および、順に、別のマスクを必要とすることなく
並置されるポリシリコンラインコンタクト表面を保護す
るためののちのステツプにおいて、重要であることが理
解されよう。第５図は処理作業におけるこの時点でのウ
エハ１の断面を図解する。
層１５はポリシリコン層であ９、層１６は二酸化シリコ
ン層である。層１７および１８はそれぞれ窒化物および
酸化窒化物層である。フオトレジスト層１９はその後酸
化窒化物層１８の上に施されかつ化学輻射線がＰＣマス
クを介してフォトレジスト層１９に与えられる。
ン層である。層１７および１８はそれぞれ窒化物および
酸化窒化物層である。フオトレジスト層１９はその後酸
化窒化物層１８の上に施されかつ化学輻射線がＰＣマス
クを介してフォトレジスト層１９に与えられる。
フオトレジスト層１９の不所望の部分はその後適当な現
像溶液を用いて除去される。第５図に示すように、フオ
トレジスト１９のわずかな部分がフイールド酸化物９の
上の酸化窒化物層１８の上に残る。そのようなフオトレ
ジスト領域の下の方の領域は最終的にポリシリコン層１
５から形成されるべきポリシリコン導電ラインの自己整
合コンタクトの場所となる。ウエハ１はその後酸化物除
去工程、典型的には酸エツチング槽の処理を受けて、保
護されない酸化窒化物層１８が除去される。
像溶液を用いて除去される。第５図に示すように、フオ
トレジスト１９のわずかな部分がフイールド酸化物９の
上の酸化窒化物層１８の上に残る。そのようなフオトレ
ジスト領域の下の方の領域は最終的にポリシリコン層１
５から形成されるべきポリシリコン導電ラインの自己整
合コンタクトの場所となる。ウエハ１はその後酸化物除
去工程、典型的には酸エツチング槽の処理を受けて、保
護されない酸化窒化物層１８が除去される。
酸化窒化物の除去によつて露出される窒化物層１７の一
部がその後、典型的にはプラズマエツチング工程によつ
て、除去される。残つたフオトレジスト層１９がその後
除去される。フォトレジストの除去のあとに残るものは
窒化物／酸化窒化物［ボタン」であつて、その下方にお
いて最終的にポリシリコン層１５に形成されるべきポリ
シリコン相互接続ラインに対するコンタクトが規定され
る。ＰＣマスクは正確なコンタクト表面を規定せず、む
しろより大きい領域を規定し、それはその後さらに輪郭
づけられるべきポリシリコンラインを規定するのちのマ
スク動作「Ｇマスク」によつてその後さらに規定される
。このようにして、ポリシリコンラインの実際のコンタ
クト領域がラインの輪郭づけに関連して規定され輪郭づ
けられ、窒化物ボタンによつてのちの処理の間保護され
る、本米的に自己整合されたコンタクトをもたらす。Ｐ
Ｃマスクによつて規定される窒化物ボタンが必要？上に
大きい面積（たとえば、１１ミクロン平方）を有するた
めにＧマスクがＰＣマスクに関して実質的な整合公差が
与えられ得る。たとえば、Ｇマスクはポリラインを単に
４ミクロン幅に規定する。このようにして、マスク合わ
せはＧマスクポリシリコンラインがＰＣマスクのコンタ
クト領域内にあることを確実にするだけでなければなら
ない。残リのフオトレジスト層１９が除去されたのち、
新しいフオトレジスト層２０がウエハ１に施されかつ上
記のＧマスクを介して化学輻射線にさらされる。
部がその後、典型的にはプラズマエツチング工程によつ
て、除去される。残つたフオトレジスト層１９がその後
除去される。フォトレジストの除去のあとに残るものは
窒化物／酸化窒化物［ボタン」であつて、その下方にお
いて最終的にポリシリコン層１５に形成されるべきポリ
シリコン相互接続ラインに対するコンタクトが規定され
る。ＰＣマスクは正確なコンタクト表面を規定せず、む
しろより大きい領域を規定し、それはその後さらに輪郭
づけられるべきポリシリコンラインを規定するのちのマ
スク動作「Ｇマスク」によつてその後さらに規定される
。このようにして、ポリシリコンラインの実際のコンタ
クト領域がラインの輪郭づけに関連して規定され輪郭づ
けられ、窒化物ボタンによつてのちの処理の間保護され
る、本米的に自己整合されたコンタクトをもたらす。Ｐ
Ｃマスクによつて規定される窒化物ボタンが必要？上に
大きい面積（たとえば、１１ミクロン平方）を有するた
めにＧマスクがＰＣマスクに関して実質的な整合公差が
与えられ得る。たとえば、Ｇマスクはポリラインを単に
４ミクロン幅に規定する。このようにして、マスク合わ
せはＧマスクポリシリコンラインがＰＣマスクのコンタ
クト領域内にあることを確実にするだけでなければなら
ない。残リのフオトレジスト層１９が除去されたのち、
新しいフオトレジスト層２０がウエハ１に施されかつ上
記のＧマスクを介して化学輻射線にさらされる。
不所望のフオトレジスト層２０はその後第６図に示すウ
エハを残すように適当な現像溶液を用いて除去される。
フオトレジスト２０の部分２１は能動素子のゲートを規
定する。フオトレジスト２０の部分２２はポリシリコン
ラインのコンタクト領域となる領域を覆う。上に示した
ように、部分２２は下方の酸化窒化物層１８よりも幅が
小さく、それは上述のＰＣマスク工程で規定されたもの
である。ウエハ１はその後酸化物除去工程（たとえば、
酸エツチング）を受け、酸化窒化物層１８の露出部分が
除かれ、その後窒化物除去工程を受け（窒化フルオロほ
う素）ＦｌｕＯｒＯｂｉｃｎｉｔｒｉｄｅ）エツチング
）酸化窒化物層の除去によつて露出された窒化物層１８
の部分が除去される。
エハを残すように適当な現像溶液を用いて除去される。
フオトレジスト２０の部分２１は能動素子のゲートを規
定する。フオトレジスト２０の部分２２はポリシリコン
ラインのコンタクト領域となる領域を覆う。上に示した
ように、部分２２は下方の酸化窒化物層１８よりも幅が
小さく、それは上述のＰＣマスク工程で規定されたもの
である。ウエハ１はその後酸化物除去工程（たとえば、
酸エツチング）を受け、酸化窒化物層１８の露出部分が
除かれ、その後窒化物除去工程を受け（窒化フルオロほ
う素）ＦｌｕＯｒＯｂｉｃｎｉｔｒｉｄｅ）エツチング
）酸化窒化物層の除去によつて露出された窒化物層１８
の部分が除去される。
ウエハはその後酸化物除去工程（たとえば、酸エツチン
グ）を受けて、前の工程における窒化物層１７の除去に
よつて露出された酸化物層１６の部分が除去される。ポ
リシリコン層１５の露出部分がその後ポリシリコン除去
工程（たとえば、硝酸銀エツチング）によつて除去され
る。フオトレジスト層２０がその後ウエ・・から除去さ
れて、第７図に示すとおリウエハ１を残す。酸化窒化物
１８／窒化物１７「ボタン」がポリシリコンライン１５
およびその関連の二酸化シリコン層１６と整合しかつそ
れと重な９、なぜならばこれらは自己整合工程によつて
形成され、領域２２下方の残りの窒化物ボタンがよリ大
きいＰＣマスク領域に完全に入つて位置決めされるより
小さいＧマスク領域により形成されるからであることに
注目すべきである。
グ）を受けて、前の工程における窒化物層１７の除去に
よつて露出された酸化物層１６の部分が除去される。ポ
リシリコン層１５の露出部分がその後ポリシリコン除去
工程（たとえば、硝酸銀エツチング）によつて除去され
る。フオトレジスト層２０がその後ウエ・・から除去さ
れて、第７図に示すとおリウエハ１を残す。酸化窒化物
１８／窒化物１７「ボタン」がポリシリコンライン１５
およびその関連の二酸化シリコン層１６と整合しかつそ
れと重な９、なぜならばこれらは自己整合工程によつて
形成され、領域２２下方の残りの窒化物ボタンがよリ大
きいＰＣマスク領域に完全に入つて位置決めされるより
小さいＧマスク領域により形成されるからであることに
注目すべきである。
第８図はこの発明に従つたウエハの処理のこの中間段階
において存在する構造を明確にするためかつ連続処理工
程を達成するのに用いるマスクの関係を表わすため、こ
の発明に従つて完全なＶＬＳＩ構造を製造するための構
造的特徴および複合物およびマスク／整合関係を図解す
る上面図である。
において存在する構造を明確にするためかつ連続処理工
程を達成するのに用いるマスクの関係を表わすため、こ
の発明に従つて完全なＶＬＳＩ構造を製造するための構
造的特徴および複合物およびマスク／整合関係を図解す
る上面図である。
第８図の提示をよリよく見せるために、第７図の構造は
第８図の線１−に沿う断面図に対応する。第８図は２つ
の別の電界効果素子２３および２４を図解し、素子２３
は第７図に示すＳＣコンタクト２５を含む。素子２３お
よび２４の各々はさらに文字Ｓ，ＧｌおよびＤによつて
識別され、これらはこれらのトランジスタソース、ゲー
トおよびドレイン領域に対応する。第５図および第６図
を参照して論じたように、ＰＣマスクは拡大された領域
を規定していて、それは最終的に第５図および第６図の
断面図に見られるフイールド酸化物９に形成される。
第８図の線１−に沿う断面図に対応する。第８図は２つ
の別の電界効果素子２３および２４を図解し、素子２３
は第７図に示すＳＣコンタクト２５を含む。素子２３お
よび２４の各々はさらに文字Ｓ，ＧｌおよびＤによつて
識別され、これらはこれらのトランジスタソース、ゲー
トおよびドレイン領域に対応する。第５図および第６図
を参照して論じたように、ＰＣマスクは拡大された領域
を規定していて、それは最終的に第５図および第６図の
断面図に見られるフイールド酸化物９に形成される。
ポリシリコンラインに対するコンタクト表面を含む。ま
た論じてきたように、第７図の断面図において層１５と
して見られるＧマスク規定のポリシリコンライン２６お
よび２７は、ＰＣマスクのポリシリコンラインコンタク
トよりも狭いラインを生じた。したがつて、第８図にお
いて、ポリシリコンライン２６および２７とそれぞれ関
連のＰＣマスク輪郭との交差がＰＣマスクの輪郭の境界
内にあリかつ特に領域２２および２８のところにおいて
見られ、これらの交差領域は交差ハツチングで示される
。領域２２および２８はこのように窒化物ボタンを含み
、それはのちに除去されたとき対応のラインのコンタク
ト表面を露出させる。コンタクトはボタンによつて規定
されかつボタンは同時にラインの輪郭づけで規定される
ので、本釆的に自已整合されたコンタクト表面がポリシ
リコンラインに対して設けられることが理解されよう。
また実質的な整合公差がＧマスクおよびＰＣマスクの間
で与えられることがわかる。図示の配置では、ポリシリ
コンライン２６および２７はそれぞれトランジスタ２３
および２４に対して一体的に延びかつ特にそれらのゲー
ト領域２３Ｇおよび２４Ｇの上に延びる。
た論じてきたように、第７図の断面図において層１５と
して見られるＧマスク規定のポリシリコンライン２６お
よび２７は、ＰＣマスクのポリシリコンラインコンタク
トよりも狭いラインを生じた。したがつて、第８図にお
いて、ポリシリコンライン２６および２７とそれぞれ関
連のＰＣマスク輪郭との交差がＰＣマスクの輪郭の境界
内にあリかつ特に領域２２および２８のところにおいて
見られ、これらの交差領域は交差ハツチングで示される
。領域２２および２８はこのように窒化物ボタンを含み
、それはのちに除去されたとき対応のラインのコンタク
ト表面を露出させる。コンタクトはボタンによつて規定
されかつボタンは同時にラインの輪郭づけで規定される
ので、本釆的に自已整合されたコンタクト表面がポリシ
リコンラインに対して設けられることが理解されよう。
また実質的な整合公差がＧマスクおよびＰＣマスクの間
で与えられることがわかる。図示の配置では、ポリシリ
コンライン２６および２７はそれぞれトランジスタ２３
および２４に対して一体的に延びかつ特にそれらのゲー
ト領域２３Ｇおよび２４Ｇの上に延びる。
この形状はそれぞれのトランジスタ２３および２４に対
してコンタクト表面２２および２８において遠隔ゲート
コンタクトをもたらす。これに代わるものとしてライン
２６および２７は他の素子を相互接続しかつしたがつて
この図解は単にそのようなポリシリコン相互接続ライン
に対する自己整合コンタクトの形成を示すものである。
第８図はまたトランジスタ２３および２４の各各のソー
スおよびドレインに重なりかつ拡散導電ライン１２に重
なる、ＮＣマスクによつて規定される保護領域を点線の
遠隔の形で示す。
してコンタクト表面２２および２８において遠隔ゲート
コンタクトをもたらす。これに代わるものとしてライン
２６および２７は他の素子を相互接続しかつしたがつて
この図解は単にそのようなポリシリコン相互接続ライン
に対する自己整合コンタクトの形成を示すものである。
第８図はまたトランジスタ２３および２４の各各のソー
スおよびドレインに重なりかつ拡散導電ライン１２に重
なる、ＮＣマスクによつて規定される保護領域を点線の
遠隔の形で示す。
ＮＣマスク領域の各々はその下方にある構造に対して拡
大されていることがわかる。ＮＣマスクの目的は興味の
ある下方の構造の上のかつしたがつてソースおよびドレ
インの上のかつ拡散導電ライン１２の所望の場所の上に
保護窒化物ボタンを保持し、最終的にその自己整合コン
タクト表面をもたらす。ポリシリコンラインコンタクト
の場合のように、ＮＣマスクおよび拡散導電ライン１２
の共通交差領域は拡散ライン１２の自己整合コンタクト
表面を含む。トランジスタ２３に関して第８図に示され
、そのソース領域２３Ｓの上に重なるシリコンコンタク
ト２５は、この発明によればその後の処理工程では作用
しない。
大されていることがわかる。ＮＣマスクの目的は興味の
ある下方の構造の上のかつしたがつてソースおよびドレ
インの上のかつ拡散導電ライン１２の所望の場所の上に
保護窒化物ボタンを保持し、最終的にその自己整合コン
タクト表面をもたらす。ポリシリコンラインコンタクト
の場合のように、ＮＣマスクおよび拡散導電ライン１２
の共通交差領域は拡散ライン１２の自己整合コンタクト
表面を含む。トランジスタ２３に関して第８図に示され
、そのソース領域２３Ｓの上に重なるシリコンコンタク
ト２５は、この発明によればその後の処理工程では作用
しない。
このようにして、図解の簡単のために、のちの議論はト
ランジスタ２４に関しかつしたがつて第９ａ図ないし第
１２ａ図の断面図は第８図の線２−２に関して破断した
ものである。逆に、第９ｂ図ないし第１２ｂ図は第８図
の線３−３に沿つて破断した断面図である。さらに処理
を進める前に、第７図に示すウエハおよびその構造物は
、もしポリシリコンライン、ソースおよびドレイン領域
、ならびに拡散接続ラインをドープするために従来の拡
散技術が用いられるならば、さらにイオンインプランテ
ーシヨンを選択的に受けてもよい。
ランジスタ２４に関しかつしたがつて第９ａ図ないし第
１２ａ図の断面図は第８図の線２−２に関して破断した
ものである。逆に、第９ｂ図ないし第１２ｂ図は第８図
の線３−３に沿つて破断した断面図である。さらに処理
を進める前に、第７図に示すウエハおよびその構造物は
、もしポリシリコンライン、ソースおよびドレイン領域
、ならびに拡散接続ラインをドープするために従来の拡
散技術が用いられるならば、さらにイオンインプランテ
ーシヨンを選択的に受けてもよい。
りんイオンインプランテーシヨンドーピングを用いても
よい。この段階においてソースおよびドレイン領域をド
ープすることは、チヤネル特性の均一性を改善し、すな
わち能動素子のゲート領域を通る実効チヤネル長さがよ
り一定にされる。しかしながら、この工程は選択的なも
のである。処理工程の次のシーケンスは能動素子のソー
スおよびドレインの上に保護窒化物ボタンを輪郭づけす
るためのもので、最終的にこれらのソースおよびドレイ
ン領域に対してかつ拡散ライン１２の所望のコンタクト
表面領域の上にコンタクト表面をもたらす。
よい。この段階においてソースおよびドレイン領域をド
ープすることは、チヤネル特性の均一性を改善し、すな
わち能動素子のゲート領域を通る実効チヤネル長さがよ
り一定にされる。しかしながら、この工程は選択的なも
のである。処理工程の次のシーケンスは能動素子のソー
スおよびドレインの上に保護窒化物ボタンを輪郭づけす
るためのもので、最終的にこれらのソースおよびドレイ
ン領域に対してかつ拡散ライン１２の所望のコンタクト
表面領域の上にコンタクト表面をもたらす。
ポリシリコンラインコンタクトの上の窒化物ボタンの場
合のように、ソースおよびドレイン領域の上のかつＮ＋
ラインのコンタクト表面の上の窒化物ボタンはその後の
工程動作の間これらのコンタクト表面を保護し、しかも
マスクなしにこれらの表面を露出するために選択的な材
料エツチングによつて容易に除去される。その結果固有
の自己整合コンタクト表面が得られる。第７図によつて
現像された構造を用いて、フオトレジスト層３２がその
上に施されかつ第９ａ図に見られるソースおよびドレイ
ン領域２４Ｓおよび２４Ｄの上にかつ第９ｂ図に見られ
る拡散ライン１２のコンタクト表面２３の上にフォトレ
ジスト層３２の部分を保持するように、ＮＣコンタクト
マスクを通して化学輻射線にさらされる。フオトレジス
ト層３２の残りの部分は下方の窒化物層５を露出するよ
うに除去される。前の説明から、約１００Ａの酸化窒化
物層が窒化物層５の上に残ることが想起されよう。最初
の酸化物エツチングが行なわれて酸化窒化物層が除去さ
れる。酸化物エツチングはフイールド酸化物９の上に位
置する゛ように示されたポリシリコンラインコンタクト
の上の酸化窒化物層１８の一部を除去し、しかしその大
きな厚さ（たとえば、２００Ｘ）のために、その部分は
残つたままとなる。その後、窒化物層５はプラズマエツ
チングなどによつて、全ての露出部分において除去され
る。残ｖの酸化窒ｒヒ物層１８はこの時点でポリシリコ
ンラインコンタクトボタンの窒化物層１７を保護する。
窒化物層５の除去によつて露出された二酸化シリコン層
４はその後酸エツチングなどによつて除去される。
合のように、ソースおよびドレイン領域の上のかつＮ＋
ラインのコンタクト表面の上の窒化物ボタンはその後の
工程動作の間これらのコンタクト表面を保護し、しかも
マスクなしにこれらの表面を露出するために選択的な材
料エツチングによつて容易に除去される。その結果固有
の自己整合コンタクト表面が得られる。第７図によつて
現像された構造を用いて、フオトレジスト層３２がその
上に施されかつ第９ａ図に見られるソースおよびドレイ
ン領域２４Ｓおよび２４Ｄの上にかつ第９ｂ図に見られ
る拡散ライン１２のコンタクト表面２３の上にフォトレ
ジスト層３２の部分を保持するように、ＮＣコンタクト
マスクを通して化学輻射線にさらされる。フオトレジス
ト層３２の残りの部分は下方の窒化物層５を露出するよ
うに除去される。前の説明から、約１００Ａの酸化窒化
物層が窒化物層５の上に残ることが想起されよう。最初
の酸化物エツチングが行なわれて酸化窒化物層が除去さ
れる。酸化物エツチングはフイールド酸化物９の上に位
置する゛ように示されたポリシリコンラインコンタクト
の上の酸化窒化物層１８の一部を除去し、しかしその大
きな厚さ（たとえば、２００Ｘ）のために、その部分は
残つたままとなる。その後、窒化物層５はプラズマエツ
チングなどによつて、全ての露出部分において除去され
る。残ｖの酸化窒ｒヒ物層１８はこの時点でポリシリコ
ンラインコンタクトボタンの窒化物層１７を保護する。
窒化物層５の除去によつて露出された二酸化シリコン層
４はその後酸エツチングなどによつて除去される。
これは酸化窒化物層１８を除去する。その結果得られる
構造物が第９Ａ図および第９Ｂ図に示され、元のサブス
トレート表面は、残９のフオトレジスト部分３２（第９
ｂ図参照）によつて保護された部分を除き、拡散接続ラ
イン１２（第９ａ図参照）の領域で露出される。同様に
、ポリシリコンライン１５は、窒化物ボタン１７によつ
て保護されたそのコンタクト表面部分を除き、その長さ
方向にわた９露出される。同様に、フオトレジスト３２
の部分は窒化物および酸化物の除去工程の間、ソース２
４Ｓおよびドレイン２４Ｄの領域を保護していた。その
後、フオトレジスト層３２が除去される。ドナー材料（
たとえば９ん）が次に、そのそれぞれの露出表面に沿つ
て、ポリシリコン層１５から形成された、拡散ライン１
２およびポリシリコンライン２７をドープする目的で、
かつゲート電極を規定するポリシリコン層１５をドープ
するために、構造物の上に析出される。
構造物が第９Ａ図および第９Ｂ図に示され、元のサブス
トレート表面は、残９のフオトレジスト部分３２（第９
ｂ図参照）によつて保護された部分を除き、拡散接続ラ
イン１２（第９ａ図参照）の領域で露出される。同様に
、ポリシリコンライン１５は、窒化物ボタン１７によつ
て保護されたそのコンタクト表面部分を除き、その長さ
方向にわた９露出される。同様に、フオトレジスト３２
の部分は窒化物および酸化物の除去工程の間、ソース２
４Ｓおよびドレイン２４Ｄの領域を保護していた。その
後、フオトレジスト層３２が除去される。ドナー材料（
たとえば９ん）が次に、そのそれぞれの露出表面に沿つ
て、ポリシリコン層１５から形成された、拡散ライン１
２およびポリシリコンライン２７をドープする目的で、
かつゲート電極を規定するポリシリコン層１５をドープ
するために、構造物の上に析出される。
（ドナーイオンは拡散導電ライン、ゲート領域およびポ
リシリコン導電ラインのどのような露出表面にも析出さ
れることが明らかであろう。この構造物は次にポリシリ
コンおよびシリコンの露出表面を二酸化シリコンに代え
てこれらの層に電気的絶縁表面を作るために熱酸化を受
ける。
リシリコン導電ラインのどのような露出表面にも析出さ
れることが明らかであろう。この構造物は次にポリシリ
コンおよびシリコンの露出表面を二酸化シリコンに代え
てこれらの層に電気的絶縁表面を作るために熱酸化を受
ける。
この熱酸化工程は第１０ａ図および第１０ｂ図に見られ
るように、非常に厚い二酸化シリコン層３４と（たとえ
ば、露出したポリシリコン層に５５００に）かつゲート
３０および３１ならびにＮ＋ライン１２の上に生じる。
窒化物「ボタン」によつて保護されるポリシリコンおよ
びシリコンサブストレートのこれらの表面は酸化工程の
間大きく酸化されることはない。製造工程の次のシーケ
ンスは下方のコンタクト表面を露出するために窒化物ボ
タンを除去するためのものである。
るように、非常に厚い二酸化シリコン層３４と（たとえ
ば、露出したポリシリコン層に５５００に）かつゲート
３０および３１ならびにＮ＋ライン１２の上に生じる。
窒化物「ボタン」によつて保護されるポリシリコンおよ
びシリコンサブストレートのこれらの表面は酸化工程の
間大きく酸化されることはない。製造工程の次のシーケ
ンスは下方のコンタクト表面を露出するために窒化物ボ
タンを除去するためのものである。
熱酸化は露出した窒化物ボタンに酸化窒化物の薄い層を
生じる。このようにしてボタンの除去に先立つて、１そ
の薄い酸化窒化物層を除去するために酸化物エツチング
が行なわれる。シリコンおよびポリシリコンの熱酸化に
よつて生泌相対的にずつと厚い酸化物層３４がこの工程
でわずかにエツチングされるが、重要なことではない。
その後、露出した窒化物［ボタン」が、たとえばプラズ
マエツチング工程を用いて除去され、このプラズマエツ
チング工程は選択的に窒化物を除去するが構造物の他の
露出材料に対して殆んどまたは全く効果を及ぼさない。
このようにして、マスキングが不要となる。窒化物ボタ
ンの除去によつて、ポリシリコンライン接続２７（１５
）の上の下方酸化物層１６および拡散導電ライン１２の
上にあるゲｉト酸化物層４が露出される。
生じる。このようにしてボタンの除去に先立つて、１そ
の薄い酸化窒化物層を除去するために酸化物エツチング
が行なわれる。シリコンおよびポリシリコンの熱酸化に
よつて生泌相対的にずつと厚い酸化物層３４がこの工程
でわずかにエツチングされるが、重要なことではない。
その後、露出した窒化物［ボタン」が、たとえばプラズ
マエツチング工程を用いて除去され、このプラズマエツ
チング工程は選択的に窒化物を除去するが構造物の他の
露出材料に対して殆んどまたは全く効果を及ぼさない。
このようにして、マスキングが不要となる。窒化物ボタ
ンの除去によつて、ポリシリコンライン接続２７（１５
）の上の下方酸化物層１６および拡散導電ライン１２の
上にあるゲｉト酸化物層４が露出される。
窒化物「ボタン」の下方にあつた薄い（たとえば、５０
０λ）酸化物層４が除去されるに十分な時間の間、しか
しゲート、ポリライン、またはＮ＋ラインの上のより厚
い（たとえば、５５００Ａ）酸化物層３４のどのような
十分な量も除去するには十分ではない時間の間、酸化物
除去工程（たとえば、酸エツチング）がその後で行なわ
れる。この酸化物層の厚さの差のためにより薄い酸化物
４の選択的な除去が、その固有の誤整合の問題を伴なう
他のマスキング作業を必要とすることなしに行なうこと
ができる。酸化物エツチング工程の後で、リんドープさ
れたＳｌｌＯｘ（たとえば、５０００Ｘ）の厚い層３５
がウエハ１の表面に保護される（第１１Ａ図および第１
１Ｂ図参照）。
０λ）酸化物層４が除去されるに十分な時間の間、しか
しゲート、ポリライン、またはＮ＋ラインの上のより厚
い（たとえば、５５００Ａ）酸化物層３４のどのような
十分な量も除去するには十分ではない時間の間、酸化物
除去工程（たとえば、酸エツチング）がその後で行なわ
れる。この酸化物層の厚さの差のためにより薄い酸化物
４の選択的な除去が、その固有の誤整合の問題を伴なう
他のマスキング作業を必要とすることなしに行なうこと
ができる。酸化物エツチング工程の後で、リんドープさ
れたＳｌｌＯｘ（たとえば、５０００Ｘ）の厚い層３５
がウエハ１の表面に保護される（第１１Ａ図および第１
１Ｂ図参照）。
ウエハはその後濃密およびドライブ工程を受け、この工
程は同時にりんドープイオンをソースおよびドレイン領
域、ポリコンタクト領域、ならびにＮ＋コンタクト領域
にドライブする。これらの領域はりん析出の間窒化物ボ
タンによつて前に覆われていたので、ドープは窒化物ボ
タンの下方のサブストレート内には進まない結果となる
。フオトレジスト層３６が次にＳｉｌα層３５の上のウ
エハ１の表面に施されかつコンタクト表面の上のフォト
レジスト層３６の部分を除去するＣコンタクトマスクに
よつて輪郭づけられる。
程は同時にりんドープイオンをソースおよびドレイン領
域、ポリコンタクト領域、ならびにＮ＋コンタクト領域
にドライブする。これらの領域はりん析出の間窒化物ボ
タンによつて前に覆われていたので、ドープは窒化物ボ
タンの下方のサブストレート内には進まない結果となる
。フオトレジスト層３６が次にＳｉｌα層３５の上のウ
エハ１の表面に施されかつコンタクト表面の上のフォト
レジスト層３６の部分を除去するＣコンタクトマスクに
よつて輪郭づけられる。
Ｃマスキング手順は、第１１Ａ図および第１１Ｂ図に示
すように、ＳｉｌＯえ彊３５のそれによつて露出された
部分をエツチングしてしまうためにこれらのコンタクト
表面の上に窓を開けることを可能にする。このことがソ
ース、ドレイン、ポリシリコンラインコンタクト、およ
び拡散ラインコンタクトのコンタクト表面に対して近づ
く手段を与える。この構造物は概に実質的に十分に電気
的に絶縁されているので、ＳｉｌＯ遡３６内のＣマスク
で規定される窓は大きすぎてもよくかつ露出されるべき
下方のコンタクト表面と厳密に整合する必要はない。窓
がこのようにして形成されたのち、構造物は露出された
Ｓｉｌ―聖分を除去するためにバツチエツチングを受け
かつしたがつてそれぞれの下方のコンタクト表面に窓開
けを行ないかつ露出させる。残９のフオトレジストがそ
の後除去される。好ましくは、ＳｉｌＱ層３５はフオト
レジスト３６によるエツチングで開かれた窓の端縁を平
滑にするために再流過工程を受ける。その後、再流過の
間ＳｉｌＯボよつて覆われるどのようなコンタクト領域
ももう一度開くために、つや消浸漬エツチングが行なわ
れる。その後、金属または他の導電材料（たとえば、ア
ルミニウム／シリコン合金、またはポリシリコン）でも
よい。
すように、ＳｉｌＯえ彊３５のそれによつて露出された
部分をエツチングしてしまうためにこれらのコンタクト
表面の上に窓を開けることを可能にする。このことがソ
ース、ドレイン、ポリシリコンラインコンタクト、およ
び拡散ラインコンタクトのコンタクト表面に対して近づ
く手段を与える。この構造物は概に実質的に十分に電気
的に絶縁されているので、ＳｉｌＯ遡３６内のＣマスク
で規定される窓は大きすぎてもよくかつ露出されるべき
下方のコンタクト表面と厳密に整合する必要はない。窓
がこのようにして形成されたのち、構造物は露出された
Ｓｉｌ―聖分を除去するためにバツチエツチングを受け
かつしたがつてそれぞれの下方のコンタクト表面に窓開
けを行ないかつ露出させる。残９のフオトレジストがそ
の後除去される。好ましくは、ＳｉｌＱ層３５はフオト
レジスト３６によるエツチングで開かれた窓の端縁を平
滑にするために再流過工程を受ける。その後、再流過の
間ＳｉｌＯボよつて覆われるどのようなコンタクト領域
ももう一度開くために、つや消浸漬エツチングが行なわ
れる。その後、金属または他の導電材料（たとえば、ア
ルミニウム／シリコン合金、またはポリシリコン）でも
よい。
導電性の層が、窓を通して延びかつソース、ドレイン、
ポリシリコンライン、および拡散ライン１２のコンタク
ト表面と接触するように、残りのＳｉｌＯ媚３５の上に
析出される。導電性の層がその後輪郭づけられて、第１
２Ａ図および第１２Ｂ図において４０で示すように、こ
れらのそれぞれのコンタクト表面に対して独立の導体を
提供する。導電性の層が輪郭づけられたのちこの構造物
は焼きなましされかつウエハはその後従米の仕上げ工程
を受ける。導電性の層の輪郭づけは便宜上、相互にまた
は外部端子に対する、そのコンタクト表面における素子
の所望の相互接続を規定するＭマスクを通して化学輻射
線により行なう。
ポリシリコンライン、および拡散ライン１２のコンタク
ト表面と接触するように、残りのＳｉｌＯ媚３５の上に
析出される。導電性の層がその後輪郭づけられて、第１
２Ａ図および第１２Ｂ図において４０で示すように、こ
れらのそれぞれのコンタクト表面に対して独立の導体を
提供する。導電性の層が輪郭づけられたのちこの構造物
は焼きなましされかつウエハはその後従米の仕上げ工程
を受ける。導電性の層の輪郭づけは便宜上、相互にまた
は外部端子に対する、そのコンタクト表面における素子
の所望の相互接続を規定するＭマスクを通して化学輻射
線により行なう。
前に形成されたコンタクトは絶縁材料（すなわち、Ｓｉ
ｌＯｘ．二酸化シリコン、および窒化シリコン）によつ
て囲まれていたので、メタライズ相互接続を規定するた
めに用いられたＭマスクの位置決めのためには、十分な
位置整合公差が必要なだけで、それによつて金属相互接
続ラインがどのような対の前に形成された隣接のコンタ
クトをも短絡させないことを確実にする。
ｌＯｘ．二酸化シリコン、および窒化シリコン）によつ
て囲まれていたので、メタライズ相互接続を規定するた
めに用いられたＭマスクの位置決めのためには、十分な
位置整合公差が必要なだけで、それによつて金属相互接
続ラインがどのような対の前に形成された隣接のコンタ
クトをも短絡させないことを確実にする。
上の説明では、りんドープのＳｉｌＯｘがコンタクト領
域のドープのために用いられる。
域のドープのために用いられる。
もし前に述べたようにソース、ドレイン、ポリシリコン
および拡散ラインをドープするためにインプランテーシ
ヨン技術が用いられるならば、ＳｉｌＯｘの析出および
Ｃコンタクトマスキングの工程は必要でない。しかしな
がら、Ｓｉｌ億の析出およびＣマスキングの技術は何回
かの工程にわた９（金属）導体のよジ優れた外被を達成
しかつサブストレートに対する金属の容量を減じるため
になおも用いることができる。上に述べた工程のシーケ
ンスにおいて、酸化窒化層１８がＮＣマスキング工程に
相関の窒化物除去工程の間ＰＣポリシリコンコンタクト
部分を、保護するために用いられ、かつ特に、ＮＣマス
キング工程に相関の窒化物除去工程の間窒化物ボタン層
１７を保護するために用いられた。
および拡散ラインをドープするためにインプランテーシ
ヨン技術が用いられるならば、ＳｉｌＯｘの析出および
Ｃコンタクトマスキングの工程は必要でない。しかしな
がら、Ｓｉｌ億の析出およびＣマスキングの技術は何回
かの工程にわた９（金属）導体のよジ優れた外被を達成
しかつサブストレートに対する金属の容量を減じるため
になおも用いることができる。上に述べた工程のシーケ
ンスにおいて、酸化窒化層１８がＮＣマスキング工程に
相関の窒化物除去工程の間ＰＣポリシリコンコンタクト
部分を、保護するために用いられ、かつ特に、ＮＣマス
キング工程に相関の窒化物除去工程の間窒化物ボタン層
１７を保護するために用いられた。
先に述べたように、この選択エツチング特性が得られる
限リ、層１８のために他の材料を用いてもよい。第１図
ないし第１２図は電界効果トランジスタのゲート領域が
ポリシリコンラインおよび遠隔ポリシンコンコンメクト
を介して、Ｍマスクにより臨界づけられた金属相互接続
に接続される場合を示す。
限リ、層１８のために他の材料を用いてもよい。第１図
ないし第１２図は電界効果トランジスタのゲート領域が
ポリシリコンラインおよび遠隔ポリシンコンコンメクト
を介して、Ｍマスクにより臨界づけられた金属相互接続
に接続される場合を示す。
しかしながら、Ｍマスクによつて臨界づけられた金属相
互接続ラインによつてゲート領域に直接の接続を行なう
ことはしばしば望ましいことである。第１３図ないし第
１９図はそのようなゲート直接コンタクトの配置を図解
する。第１図ないし第１２図に関して上に述べた同じシ
ーケンスの処理工程はまた第１３図ないし第１９図に完
全に適用可能である。
互接続ラインによつてゲート領域に直接の接続を行なう
ことはしばしば望ましいことである。第１３図ないし第
１９図はそのようなゲート直接コンタクトの配置を図解
する。第１図ないし第１２図に関して上に述べた同じシ
ーケンスの処理工程はまた第１３図ないし第１９図に完
全に適用可能である。
しかしながら、マスキング領域は電界効果素子のゲート
領域の上に直接自己整合ゲートコンタクトを生じるよう
に変更されている。比較の目的で、第１３図ないし第１
５図はそれぞれ第５図ないし第７図に対応し、また第１
６図ないし第１９図はそれぞれ第９図ないし第１２図に
対応する。第１３図に図示するように、フオトレジスト
層１９の一部が、最終的にゲートコンタクトとなるよう
に規定される部分を保護するために残されている。
領域の上に直接自己整合ゲートコンタクトを生じるよう
に変更されている。比較の目的で、第１３図ないし第１
５図はそれぞれ第５図ないし第７図に対応し、また第１
６図ないし第１９図はそれぞれ第９図ないし第１２図に
対応する。第１３図に図示するように、フオトレジスト
層１９の一部が、最終的にゲートコンタクトとなるよう
に規定される部分を保護するために残されている。
この構造図は次に酸化物および窒化物エツチングを受け
る。第１４図に示すように、ゲートコンタクトが形成さ
れるべき場所に窒化物／酸化窒化物「ボタン」１７７１
８′が残る。第６図に示す同じ層２１に対応するゲート
規定フォトレジスト層２１が今や窒化物／酸化窒化物ボ
タン１７７１８′を覆う。第１５図は二酸化シリコン層
１６で覆われるゲートポリシリコン領域１５および窒化
物／酸化窒化物ゲートコンタクトボタン１７７１８１を
図解する。
る。第１４図に示すように、ゲートコンタクトが形成さ
れるべき場所に窒化物／酸化窒化物「ボタン」１７７１
８′が残る。第６図に示す同じ層２１に対応するゲート
規定フォトレジスト層２１が今や窒化物／酸化窒化物ボ
タン１７７１８′を覆う。第１５図は二酸化シリコン層
１６で覆われるゲートポリシリコン領域１５および窒化
物／酸化窒化物ゲートコンタクトボタン１７７１８１を
図解する。
第１６図に示すように、いま露出されたポリシリコンゲ
ートコンノクト領域は窒化物／酸化窒化物ゲートコンタ
クトボタン１７′／１８′によつて保護されたものであ
る。
ートコンノクト領域は窒化物／酸化窒化物ゲートコンタ
クトボタン１７′／１８′によつて保護されたものであ
る。
このようにして、ウエハが酸化工程を受けるとき、窒化
物／酸化窒化物１７′／１８′によつて保護されるゲー
トポリシリコンの領域は酸化されない。第１７図はゲー
トポリシリコン領域１５の上に酸化物層３４を形成する
ために熱酸化を受けた後のウエハを図解し、この場合に
は窒化物／酸化窒化物ゲートコンタクトボタン１７７１
８′で覆われる領域で生じるのが防がれている。
物／酸化窒化物１７′／１８′によつて保護されるゲー
トポリシリコンの領域は酸化されない。第１７図はゲー
トポリシリコン領域１５の上に酸化物層３４を形成する
ために熱酸化を受けた後のウエハを図解し、この場合に
は窒化物／酸化窒化物ゲートコンタクトボタン１７７１
８′で覆われる領域で生じるのが防がれている。
第１８図はＳｉｌＯｘ３５′およびフオトレジスト層３
６によつて覆われた後のウエハを図解し、フオトレジス
ト層３６はゲートコンタクト３０１を露出するようにＳ
ｉｌＯｘ層３５を介してコンタクト等のエツチングを許
容する。
６によつて覆われた後のウエハを図解し、フオトレジス
ト層３６はゲートコンタクト３０１を露出するようにＳ
ｉｌＯｘ層３５を介してコンタクト等のエツチングを許
容する。
Ｃマスクの整合は特に厳格ではないが、窓が実際のソー
スまたはドレイン領域と重ならないことを確実にしなけ
ればならないだけである。これに代わつて、遠隔のソー
スおよびドレーンコンタクトを形成するように拡散ライ
ン１２を用いることによつて、その上の窒化物ボタンの
除去および電気絶縁のための熱酸化が可能となる。第１
９図はＭマスクおよび金属エツチング工程を経た後のウ
エハを図解する。
スまたはドレイン領域と重ならないことを確実にしなけ
ればならないだけである。これに代わつて、遠隔のソー
スおよびドレーンコンタクトを形成するように拡散ライ
ン１２を用いることによつて、その上の窒化物ボタンの
除去および電気絶縁のための熱酸化が可能となる。第１
９図はＭマスクおよび金属エツチング工程を経た後のウ
エハを図解する。
ポリシリコンコンタクト３０１に対して金属が直接存在
することに注目されたい。メタライズ層４０は典型的に
はアルミニウムで良いが、ポリシリコンメタライズ層４
０もまた可能であつて、その結果ポリシリコン対ポリシ
リコンのゲートコンタクト境界面ができ上がる。第２０
図はこの発明に従つて製造されたエレメントを含む半導
体サブストレートの一部の部分平面図である。
することに注目されたい。メタライズ層４０は典型的に
はアルミニウムで良いが、ポリシリコンメタライズ層４
０もまた可能であつて、その結果ポリシリコン対ポリシ
リコンのゲートコンタクト境界面ができ上がる。第２０
図はこの発明に従つて製造されたエレメントを含む半導
体サブストレートの一部の部分平面図である。
電界効果トランジスタ素子Ｑ１およびＱ２が図解され、
各々はソース、ゲートおよびドレインを有する。拡散Ｎ
＋ライン８旧および８０３がトランジスタＱ１およびＱ
２のそれぞれのソースに接続され、これらの拡散Ｎ＋ラ
イン８旧および８０３は拡散Ｎ＋ライン８０６によつて
相互接続されている。同様に、トランジスタＱ１および
Ｑ２のドレインは拡散Ｎ＋ライ＞Ｆ３Ｏ２８Ｏ５および
８０７によつて相互に接続されている。これらの拡散ラ
インの全てはＮマスク工程によつて同時に輪郭付けする
ことができる。第２０図に示すように、拡散ラインＮ＋
８０６および８０７は、複数個の追加の素子と相互接続
するように、サブストレートの上で種々の方向に延びて
も良い。もちろん、Ｍマスク工程で輪郭づけされた後に
メタライズされた相互接続にＮ＋拡散ライン８０６およ
び８０７は直接に接続するために１または２以上のコン
タクト領域を設けることも可能である。トランジスタＱ
１およびＱ２のゲートが、それぞれポリシリコンライン
８００および８０４に接続されたものとして図解される
。
各々はソース、ゲートおよびドレインを有する。拡散Ｎ
＋ライン８旧および８０３がトランジスタＱ１およびＱ
２のそれぞれのソースに接続され、これらの拡散Ｎ＋ラ
イン８旧および８０３は拡散Ｎ＋ライン８０６によつて
相互接続されている。同様に、トランジスタＱ１および
Ｑ２のドレインは拡散Ｎ＋ライ＞Ｆ３Ｏ２８Ｏ５および
８０７によつて相互に接続されている。これらの拡散ラ
インの全てはＮマスク工程によつて同時に輪郭付けする
ことができる。第２０図に示すように、拡散ラインＮ＋
８０６および８０７は、複数個の追加の素子と相互接続
するように、サブストレートの上で種々の方向に延びて
も良い。もちろん、Ｍマスク工程で輪郭づけされた後に
メタライズされた相互接続にＮ＋拡散ライン８０６およ
び８０７は直接に接続するために１または２以上のコン
タクト領域を設けることも可能である。トランジスタＱ
１およびＱ２のゲートが、それぞれポリシリコンライン
８００および８０４に接続されたものとして図解される
。
これらの遠隔のポリシリコンラインはサブストレートに
含まれる回路の他の部分に接続しても良いであろう。し
かしながら、多くの場合、Ｍマスク工程によつて輪郭付
けされるメタライズされた相互接続に対してトランジス
タのゲートを直接接続するように、遠隔のコンタクトよ
リはむしろ直接のコンタクトが設けられよう。第２１図
は第２０図に示すサブストレート回路の一部を略図解す
る。
含まれる回路の他の部分に接続しても良いであろう。し
かしながら、多くの場合、Ｍマスク工程によつて輪郭付
けされるメタライズされた相互接続に対してトランジス
タのゲートを直接接続するように、遠隔のコンタクトよ
リはむしろ直接のコンタクトが設けられよう。第２１図
は第２０図に示すサブストレート回路の一部を略図解す
る。
第２１図の要素の類似の符号は第２０図の類似の要素に
対応する。第２０図および第２１図に示す回路の重要な
用途は多数のメモリ要素を有するモノリシツクランダム
アクセスメモリまたはリードオンリメモリの製造にある
。
対応する。第２０図および第２１図に示す回路の重要な
用途は多数のメモリ要素を有するモノリシツクランダム
アクセスメモリまたはリードオンリメモリの製造にある
。
先に述べたように、ここで開示される製造方法は先行技
術の方法で製造される回路に比較して、表面積が実質的
に減じられた能動素子および関連の相互接続を有する回
路の製造に役立つ。集積回路チツプに含まれるシリコン
サブストレートの表面積には固有の大きさの制限がある
ので、この発明によつて製造される要素の全表面積の容
易な現像によつて一層数の多いメモリ要素を有する集積
回路チツプの製造が可能となる。たとえば、この発明に
よれば２５６キロビツトというメモリストレージ能力を
有するこの発明によるランダムアクセスメモリチツプの
製造が可能となるが、今日の選考技術の製造方法は３２
キロビツトのメモリストレージ能力を有する商業的に可
能なランダムアクセスメモリチツプを製造することがで
きるに過ぎなかつた。上に開示した方法は従来の拡散、
酸化およびエツチング技術を充分に用いて達成すること
ができる。
術の方法で製造される回路に比較して、表面積が実質的
に減じられた能動素子および関連の相互接続を有する回
路の製造に役立つ。集積回路チツプに含まれるシリコン
サブストレートの表面積には固有の大きさの制限がある
ので、この発明によつて製造される要素の全表面積の容
易な現像によつて一層数の多いメモリ要素を有する集積
回路チツプの製造が可能となる。たとえば、この発明に
よれば２５６キロビツトというメモリストレージ能力を
有するこの発明によるランダムアクセスメモリチツプの
製造が可能となるが、今日の選考技術の製造方法は３２
キロビツトのメモリストレージ能力を有する商業的に可
能なランダムアクセスメモリチツプを製造することがで
きるに過ぎなかつた。上に開示した方法は従来の拡散、
酸化およびエツチング技術を充分に用いて達成すること
ができる。
この方法で行われるイォンインプランテーシヨン工程は
高品質の均一な素子をもたらすが、しかしそれにもかか
わらず選択的と考えても良い。この発明の数多くの重要
な特徴についてずつと注目してきた。簡単にいうと、こ
の方法は、トランジスタのソース、ゲート、およびドレ
イン領域に対して、拡散導電ラインに対して、並びにポ
リシリコン導電ラインに対して、本来的に自己整合され
たコンタクト、またはコンタクト表面を達成する。ポリ
シリコン導電ラインによる遠隔のゲートコンタクトがも
たらされる。拡散導電ラインはソースおよびドレイン領
域と相互接続されかつ、サブストレート表面に配置され
るポリシリコン導電ラインも同様に、能動素子のソース
領域間のように、表面相互接続をもたらす。マスク合わ
せ公差は最大限にされかつ従来の技術範囲で、非臨界的
にされる。この発明の方法はドープの目的で同時に高添
加イオンインプランテーシヨンを行うことによリ、ある
拡散工程を省略するように変形することができる。
高品質の均一な素子をもたらすが、しかしそれにもかか
わらず選択的と考えても良い。この発明の数多くの重要
な特徴についてずつと注目してきた。簡単にいうと、こ
の方法は、トランジスタのソース、ゲート、およびドレ
イン領域に対して、拡散導電ラインに対して、並びにポ
リシリコン導電ラインに対して、本来的に自己整合され
たコンタクト、またはコンタクト表面を達成する。ポリ
シリコン導電ラインによる遠隔のゲートコンタクトがも
たらされる。拡散導電ラインはソースおよびドレイン領
域と相互接続されかつ、サブストレート表面に配置され
るポリシリコン導電ラインも同様に、能動素子のソース
領域間のように、表面相互接続をもたらす。マスク合わ
せ公差は最大限にされかつ従来の技術範囲で、非臨界的
にされる。この発明の方法はドープの目的で同時に高添
加イオンインプランテーシヨンを行うことによリ、ある
拡散工程を省略するように変形することができる。
上で論じたように、選択的なインプランテーシヨンは、
ソースおよびドレイン領域を軽くドープするために用い
てもよく、このことはまた拡散導電ライン領域のドーピ
ングをもたらす。もし高エネルギで行われるならば、平
方センチメートル当り５×１０１゛５という必要な添加
量は拡散導電ライン領域およびフイールド酸化物の上に
存在するポリシリコン導電ライン、並びにゲートポリシ
リコン層のみならずソースおよびドレイン領域に１回の
イオンインプランテーシヨン工程を行うことによつて達
成される。製造の立場から受け入れられる時間にそのよ
うな添加を行うことのできる高エネルギインプランテー
シヨン装置は、非常に高価でかつ通常は多くの半導体製
造施設において利用できない。しかしながら、高エネル
ギインプランテーシヨンを用いることによつて、これま
でに述べた方法で用いられる２つの別々の従米の拡散が
解消できる。想起されるように、リンの析出を含む第１
の拡散は拡散導電ラインの露出部分をドープしかつポリ
シリコンラインの露出部分をドープする働きをした。後
に、「窒化物ボタンの除去の後」、ドープされたＳｉｌ
Ｏｘ層が露出されたソースおよびドレイン領域、ポリシ
リコンラインコンタクトのコンタクト表面、および拡散
導電ラインコンタクトの上に直接析出される。このよう
にして、この方法は異なる領域について同時にドーピン
グを行うがゆえに、２つのそのような拡散工程がこの方
法では必要である。ドーピングを同時に行いかつこのよ
うにしてより均一なドーピングを行うことに加えて、イ
オンインプランテーシヨン技術によつて、ＳｉｌＯｘを
用いるドーピング工程を解消することができる。
ソースおよびドレイン領域を軽くドープするために用い
てもよく、このことはまた拡散導電ライン領域のドーピ
ングをもたらす。もし高エネルギで行われるならば、平
方センチメートル当り５×１０１゛５という必要な添加
量は拡散導電ライン領域およびフイールド酸化物の上に
存在するポリシリコン導電ライン、並びにゲートポリシ
リコン層のみならずソースおよびドレイン領域に１回の
イオンインプランテーシヨン工程を行うことによつて達
成される。製造の立場から受け入れられる時間にそのよ
うな添加を行うことのできる高エネルギインプランテー
シヨン装置は、非常に高価でかつ通常は多くの半導体製
造施設において利用できない。しかしながら、高エネル
ギインプランテーシヨンを用いることによつて、これま
でに述べた方法で用いられる２つの別々の従米の拡散が
解消できる。想起されるように、リンの析出を含む第１
の拡散は拡散導電ラインの露出部分をドープしかつポリ
シリコンラインの露出部分をドープする働きをした。後
に、「窒化物ボタンの除去の後」、ドープされたＳｉｌ
Ｏｘ層が露出されたソースおよびドレイン領域、ポリシ
リコンラインコンタクトのコンタクト表面、および拡散
導電ラインコンタクトの上に直接析出される。このよう
にして、この方法は異なる領域について同時にドーピン
グを行うがゆえに、２つのそのような拡散工程がこの方
法では必要である。ドーピングを同時に行いかつこのよ
うにしてより均一なドーピングを行うことに加えて、イ
オンインプランテーシヨン技術によつて、ＳｉｌＯｘを
用いるドーピング工程を解消することができる。
この発明の上で述べたかつ数多くの変形と適用例は当業
者に明らかでありかつ前掲の特許請求の範囲の記載によ
つて全てのそのような変形例と適用例がこの発明の真の
稍神と範囲に人るように意図されている。
者に明らかでありかつ前掲の特許請求の範囲の記載によ
つて全てのそのような変形例と適用例がこの発明の真の
稍神と範囲に人るように意図されている。
第１図ないし第７図および第９図ないし第１２図はこの
発明に従つて処理される半導体ウエハの部分断面図を示
す。 これらの図は経時的な順序で列挙される工程を図解する
。第８図はこの発明による方法を達成するために用いら
れる写真食刻マスクを図解する、半導体ウエハの表面の
部分平面図を示す。第１３図ないし第１９図はこの発明
の他の実施例によつて処理された半導体ウエハの部分断
面図を示す。第２０図はＶＬＳ回路の一部である電気集
積回路を示す。第２１図は第２０図の構造の等価電気回
路図である。図において、１はシリコンサブストレート
、４は二酸化物シリコン層、５は窒化シリコン層、６は
フオトレジスト層、８，９，１０はフイールド酸化物、
１７は窒化物、１８は酸化窒化物層、１９，２０はフォ
トレジスト層を示す。
発明に従つて処理される半導体ウエハの部分断面図を示
す。 これらの図は経時的な順序で列挙される工程を図解する
。第８図はこの発明による方法を達成するために用いら
れる写真食刻マスクを図解する、半導体ウエハの表面の
部分平面図を示す。第１３図ないし第１９図はこの発明
の他の実施例によつて処理された半導体ウエハの部分断
面図を示す。第２０図はＶＬＳ回路の一部である電気集
積回路を示す。第２１図は第２０図の構造の等価電気回
路図である。図において、１はシリコンサブストレート
、４は二酸化物シリコン層、５は窒化シリコン層、６は
フオトレジスト層、８，９，１０はフイールド酸化物、
１７は窒化物、１８は酸化窒化物層、１９，２０はフォ
トレジスト層を示す。
Claims (1)
- 【特許請求の範囲】 １ 電界効果半導体素子が形成されるべき少くとも第１
の選択された領域および拡散導電ラインが形成されるべ
き少くとも第２の選択された領域を囲みかつ分離するフ
ィールド酸化物領域と、前記フィールド酸化物の上に配
置されるポリシリコンライン導体であつてその導体の少
くとも選択されたものに対して自己整合のコンタクトを
与えるためのポリシリコンライン導体とを有する単結晶
シリコン半導体サブストレートに大規模集積回路を形成
する方法であつて、前記第１および第２の選択された領
域の各々の上に第１の二酸化シリコン層を熱的に成長す
る工程、前記第１の二酸化シリコン層の上に窒化シリコ
ン層を形成する工程、前記第１の窒化シリコン層の上に
酸化窒化シリコン層を形成する工程、前記選択された領
域および前記フィールド酸化物領域にわたつて延びる前
記酸化窒化シリコン層の上にポリシリコン層を形成する
工程、形成されるべき対応の前記ポリシリコンライン導
体の場所にわたつて並置され、かつ前記ラインよりも大
きい幅を有する、保護ボタンを前記ポリシリコン層の上
に形成する工程、前記能動素子のため前記選択された領
域の横方向にかつ中心に延びてポリシリコンゲートを規
定し、かつ前記フィールド領域の上に少くとも部分的に
延びかつ前記ボタンよりも小さい幅の寸法を有しかつ前
記ポリシリコン層から形成されるように、交差領域にお
いてそれと交差する、ポリシリコンライン導体を規定す
る工程、前記規定されたポリシリコンライン導体との前
記交差領域の幅と、前記ボタンの幅を適合させるように
、前記ボタンの一部を除去する工程、前記適合されたボ
タンがそこに並置された状態で前記ライン導体を形成し
かつ前記ゲート電極を形成するように前記ポリシリコン
層を輪郭づける工程、ソースおよびドレイン領域におけ
るかつ前記拡散導電ラインの選択されたコンタクト領域
における前記第１の酸化窒化シリコンおよび窒化シリコ
ン層の一部を保護しかつ前記第１の酸化窒化シリコンお
よび窒化シリコン層の全ての保護されない部分を除去す
る工程、前記第１の窒化シリコン層部分の除去によつて
露出される二酸化シリコン層部分を除去する工程、前記
ゲートポリシリコン層の、前記ポリシリコンライン導体
の、および前記拡散ラインの、露出表面に熱酸化物を形
成する工程、および前記ソースおよびドレイン領域なら
びに前記拡散導電ラインから前記第１の酸化窒化シリコ
ンおよび窒化シリコン層を除去しかつ前記ボタンを除去
し、それによつて前記ソースおよびドレイン領域の、前
記拡散導電ラインの、および前記ポリシリコンライン導
体の前記コンタクト表面を露出させる工程を含む大規模
集積回路の製造方法。 ２ 前記フィールド酸化物の上に延びかつ前記ポリシリ
コンラインコンタクトに延びてそこに電気接続を提供す
るため前記半導体サブストレートに導体ラインを提供す
る工程をさらに含む、特許請求の範囲第１項記載の大規
模集積回路の製造方法。 ３ 前記ボタンは窒化シリコン層を含み、かつ前記ボタ
ンを除去する工程は窒化物を選択的に除去しかつ前記絶
縁熱酸化物の上に実質的な影響を有しない材料を前記サ
ブストレートに施す工程を含む、特許請求の範囲第１項
記載の大規模集積回路の製造方法。 ４ 前記ボタンはその露出表面上に酸化窒化シリコン層
を含み、かつ前記ボタンの除去工程は前記サブストレー
トを、前記絶縁熱酸化物層に実質的な影響を有しないよ
うに前記ボタンの前記酸化窒化物層を除去するに充分な
時間の間酸化物除去工程を受けさせることによつて達成
される、特許請求の範囲第１項または第３項記載の大規
模集積回路の製造方法。 ５ 熱酸化物を形成する工程に先立ち、前記ゲートポリ
シリコン層と前記拡散導電ラインとの露出表面への第１
の拡散ドープを行なう工程、ならびに前記ソースおよび
ドレインと前記拡散導電ラインとの露出表面への第２の
拡散を行なう工程をさらに備えた、特許請求の範囲第１
項記載の大規模集積回路の製造方法。 ６ 前記第１の酸化窒化シリコンおよび窒化物層の部分
を保護する工程に先立ち、イオン注入ドープによつて、
前記ソースおよびドレイン領域、前記ポリシリコンゲー
ト導体電極、前記ポリシリコンライン導体、ならびに前
記拡散導電ラインのすべてを同時にドープする工程をさ
らに備えた、特許請求の範囲第２項記載の大規模集積回
路の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US000000913257 | 1978-06-06 | ||
| US05/913,257 US4192059A (en) | 1978-06-06 | 1978-06-06 | Process for and structure of high density VLSI circuits, having inherently self-aligned gates and contacts for FET devices and conducting lines |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54160183A JPS54160183A (en) | 1979-12-18 |
| JPS5940297B2 true JPS5940297B2 (ja) | 1984-09-29 |
Family
ID=25433096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54069368A Expired JPS5940297B2 (ja) | 1978-06-06 | 1979-06-01 | 大規模集積回路の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4192059A (ja) |
| JP (1) | JPS5940297B2 (ja) |
| DE (1) | DE2922018A1 (ja) |
| FR (1) | FR2428358A1 (ja) |
| IT (1) | IT1206967B (ja) |
| NL (1) | NL7904292A (ja) |
Families Citing this family (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4455737A (en) * | 1978-05-26 | 1984-06-26 | Rockwell International Corporation | Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines |
| US4506437A (en) * | 1978-05-26 | 1985-03-26 | Rockwell International Corporation | Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines |
| US4466172A (en) * | 1979-01-08 | 1984-08-21 | American Microsystems, Inc. | Method for fabricating MOS device with self-aligned contacts |
| US4288910A (en) * | 1979-04-16 | 1981-09-15 | Teletype Corporation | Method of manufacturing a semiconductor device |
| US4317276A (en) * | 1980-06-12 | 1982-03-02 | Teletype Corporation | Method of manufacturing an insulated gate field-effect transistor therefore in a silicon wafer |
| US4391650A (en) * | 1980-12-22 | 1983-07-05 | Ncr Corporation | Method for fabricating improved complementary metal oxide semiconductor devices |
| US4517729A (en) * | 1981-07-27 | 1985-05-21 | American Microsystems, Incorporated | Method for fabricating MOS device with self-aligned contacts |
| JPS5848936A (ja) * | 1981-09-10 | 1983-03-23 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4397076A (en) * | 1981-09-14 | 1983-08-09 | Ncr Corporation | Method for making low leakage polycrystalline silicon-to-substrate contacts |
| US4464824A (en) * | 1982-08-18 | 1984-08-14 | Ncr Corporation | Epitaxial contact fabrication process |
| US4517731A (en) * | 1983-09-29 | 1985-05-21 | Fairchild Camera & Instrument Corporation | Double polysilicon process for fabricating CMOS integrated circuits |
| US4584761A (en) * | 1984-05-15 | 1986-04-29 | Digital Equipment Corporation | Integrated circuit chip processing techniques and integrated chip produced thereby |
| US4733291A (en) * | 1985-11-15 | 1988-03-22 | American Telephone And Telegraph Company, At&T Bell Laboratories | Contact vias in semiconductor devices |
| US4960727A (en) * | 1987-11-17 | 1990-10-02 | Motorola, Inc. | Method for forming a dielectric filled trench |
| US4825277A (en) * | 1987-11-17 | 1989-04-25 | Motorola Inc. | Trench isolation process and structure |
| US4988643A (en) * | 1989-10-10 | 1991-01-29 | Vlsi Technology, Inc. | Self-aligning metal interconnect fabrication |
| KR940011483B1 (ko) * | 1990-11-28 | 1994-12-19 | 가부시끼가이샤 도시바 | 반도체 디바이스를 제조하기 위한 방법 및 이 방법에 의해 제조되는 반도체 디바이스 |
| US5192699A (en) * | 1990-12-17 | 1993-03-09 | Gte Laboratories Incorporated | Method of fabricating field effect transistors |
| KR950005485B1 (ko) * | 1992-09-29 | 1995-05-24 | 주식회사금성사 | 박막트랜지스터 및 그 제조방법 |
| US6780718B2 (en) * | 1993-11-30 | 2004-08-24 | Stmicroelectronics, Inc. | Transistor structure and method for making same |
| US6930028B1 (en) * | 1997-06-09 | 2005-08-16 | Texas Instruments Incorporated | Antireflective structure and method |
| US6110779A (en) | 1998-07-17 | 2000-08-29 | Advanced Micro Devices, Inc. | Method and structure of etching a memory cell polysilicon gate layer using resist mask and etched silicon oxynitride |
| DE102010028461B4 (de) * | 2010-04-30 | 2014-07-10 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Einebnung eines Materialsystems in einem Halbleiterbauelement unter Anwendung eines nicht-selektiven in-situ zubereiteten Schleifmittels |
| US9224496B2 (en) | 2010-08-11 | 2015-12-29 | Shine C. Chung | Circuit and system of aggregated area anti-fuse in CMOS processes |
| US10923204B2 (en) | 2010-08-20 | 2021-02-16 | Attopsemi Technology Co., Ltd | Fully testible OTP memory |
| US9496033B2 (en) | 2010-08-20 | 2016-11-15 | Attopsemi Technology Co., Ltd | Method and system of programmable resistive devices with read capability using a low supply voltage |
| US9025357B2 (en) | 2010-08-20 | 2015-05-05 | Shine C. Chung | Programmable resistive memory unit with data and reference cells |
| US9711237B2 (en) | 2010-08-20 | 2017-07-18 | Attopsemi Technology Co., Ltd. | Method and structure for reliable electrical fuse programming |
| US8804398B2 (en) | 2010-08-20 | 2014-08-12 | Shine C. Chung | Reversible resistive memory using diodes formed in CMOS processes as program selectors |
| US9818478B2 (en) | 2012-12-07 | 2017-11-14 | Attopsemi Technology Co., Ltd | Programmable resistive device and memory using diode as selector |
| US9824768B2 (en) | 2015-03-22 | 2017-11-21 | Attopsemi Technology Co., Ltd | Integrated OTP memory for providing MTP memory |
| US10916317B2 (en) | 2010-08-20 | 2021-02-09 | Attopsemi Technology Co., Ltd | Programmable resistance memory on thin film transistor technology |
| US9070437B2 (en) | 2010-08-20 | 2015-06-30 | Shine C. Chung | Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink |
| US9251893B2 (en) | 2010-08-20 | 2016-02-02 | Shine C. Chung | Multiple-bit programmable resistive memory using diode as program selector |
| US8570800B2 (en) | 2010-08-20 | 2013-10-29 | Shine C. Chung | Memory using a plurality of diodes as program selectors with at least one being a polysilicon diode |
| US9460807B2 (en) | 2010-08-20 | 2016-10-04 | Shine C. Chung | One-time programmable memory devices using FinFET technology |
| US9431127B2 (en) | 2010-08-20 | 2016-08-30 | Shine C. Chung | Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices |
| US8488359B2 (en) | 2010-08-20 | 2013-07-16 | Shine C. Chung | Circuit and system of using junction diode as program selector for one-time programmable devices |
| US8830720B2 (en) | 2010-08-20 | 2014-09-09 | Shine C. Chung | Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices |
| US10229746B2 (en) | 2010-08-20 | 2019-03-12 | Attopsemi Technology Co., Ltd | OTP memory with high data security |
| US9042153B2 (en) | 2010-08-20 | 2015-05-26 | Shine C. Chung | Programmable resistive memory unit with multiple cells to improve yield and reliability |
| US10249379B2 (en) | 2010-08-20 | 2019-04-02 | Attopsemi Technology Co., Ltd | One-time programmable devices having program selector for electrical fuses with extended area |
| US9236141B2 (en) | 2010-08-20 | 2016-01-12 | Shine C. Chung | Circuit and system of using junction diode of MOS as program selector for programmable resistive devices |
| US9019742B2 (en) | 2010-08-20 | 2015-04-28 | Shine C. Chung | Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory |
| US8923085B2 (en) | 2010-11-03 | 2014-12-30 | Shine C. Chung | Low-pin-count non-volatile memory embedded in a integrated circuit without any additional pins for access |
| US9019791B2 (en) | 2010-11-03 | 2015-04-28 | Shine C. Chung | Low-pin-count non-volatile memory interface for 3D IC |
| US8913449B2 (en) | 2012-03-11 | 2014-12-16 | Shine C. Chung | System and method of in-system repairs or configurations for memories |
| US8988965B2 (en) | 2010-11-03 | 2015-03-24 | Shine C. Chung | Low-pin-count non-volatile memory interface |
| CN102544011A (zh) * | 2010-12-08 | 2012-07-04 | 庄建祥 | 反熔丝存储器及电子系统 |
| US10192615B2 (en) | 2011-02-14 | 2019-01-29 | Attopsemi Technology Co., Ltd | One-time programmable devices having a semiconductor fin structure with a divided active region |
| US10586832B2 (en) | 2011-02-14 | 2020-03-10 | Attopsemi Technology Co., Ltd | One-time programmable devices using gate-all-around structures |
| US8848423B2 (en) | 2011-02-14 | 2014-09-30 | Shine C. Chung | Circuit and system of using FinFET for building programmable resistive devices |
| US8912576B2 (en) | 2011-11-15 | 2014-12-16 | Shine C. Chung | Structures and techniques for using semiconductor body to construct bipolar junction transistors |
| US9324849B2 (en) | 2011-11-15 | 2016-04-26 | Shine C. Chung | Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC |
| US9136261B2 (en) | 2011-11-15 | 2015-09-15 | Shine C. Chung | Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection |
| US8861249B2 (en) | 2012-02-06 | 2014-10-14 | Shine C. Chung | Circuit and system of a low density one-time programmable memory |
| US8917533B2 (en) | 2012-02-06 | 2014-12-23 | Shine C. Chung | Circuit and system for testing a one-time programmable (OTP) memory |
| US9007804B2 (en) | 2012-02-06 | 2015-04-14 | Shine C. Chung | Circuit and system of protective mechanisms for programmable resistive memories |
| US9076526B2 (en) | 2012-09-10 | 2015-07-07 | Shine C. Chung | OTP memories functioning as an MTP memory |
| US9183897B2 (en) | 2012-09-30 | 2015-11-10 | Shine C. Chung | Circuits and methods of a self-timed high speed SRAM |
| US9324447B2 (en) | 2012-11-20 | 2016-04-26 | Shine C. Chung | Circuit and system for concurrently programming multiple bits of OTP memory devices |
| US9412473B2 (en) | 2014-06-16 | 2016-08-09 | Shine C. Chung | System and method of a novel redundancy scheme for OTP |
| US11062786B2 (en) | 2017-04-14 | 2021-07-13 | Attopsemi Technology Co., Ltd | One-time programmable memories with low power read operation and novel sensing scheme |
| US11615859B2 (en) | 2017-04-14 | 2023-03-28 | Attopsemi Technology Co., Ltd | One-time programmable memories with ultra-low power read operation and novel sensing scheme |
| US10726914B2 (en) | 2017-04-14 | 2020-07-28 | Attopsemi Technology Co. Ltd | Programmable resistive memories with low power read operation and novel sensing scheme |
| US10535413B2 (en) | 2017-04-14 | 2020-01-14 | Attopsemi Technology Co., Ltd | Low power read operation for programmable resistive memories |
| US10770160B2 (en) | 2017-11-30 | 2020-09-08 | Attopsemi Technology Co., Ltd | Programmable resistive memory formed by bit slices from a standard cell library |
| EP3885042A1 (en) * | 2020-03-24 | 2021-09-29 | Imec VZW | Method for fabricating a microfluidic device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3475234A (en) * | 1967-03-27 | 1969-10-28 | Bell Telephone Labor Inc | Method for making mis structures |
| US3699646A (en) * | 1970-12-28 | 1972-10-24 | Intel Corp | Integrated circuit structure and method for making integrated circuit structure |
| US3921282A (en) * | 1971-02-16 | 1975-11-25 | Texas Instruments Inc | Insulated gate field effect transistor circuits and their method of fabrication |
| US3793090A (en) * | 1972-11-21 | 1974-02-19 | Ibm | Method for stabilizing fet devices having silicon gates and composite nitride-oxide gate dielectrics |
| CA1001771A (en) * | 1973-01-15 | 1976-12-14 | Fairchild Camera And Instrument Corporation | Method of mos transistor manufacture and resulting structure |
| US4033797A (en) * | 1973-05-21 | 1977-07-05 | Hughes Aircraft Company | Method of manufacturing a complementary metal-insulation-semiconductor circuit |
| US3883889A (en) * | 1974-04-15 | 1975-05-13 | Micro Power Systems Inc | Silicon-oxygen-nitrogen layers for semiconductor devices |
| US3958323A (en) * | 1975-04-29 | 1976-05-25 | International Business Machines Corporation | Three mask self aligned IGFET fabrication process |
| FR2351502A1 (fr) * | 1976-05-14 | 1977-12-09 | Ibm | Procede de fabrication de transistors a effet de champ a porte en silicium polycristallin auto-alignee avec les regions source et drain ainsi qu'avec les regions d'isolation de champ encastrees |
| US4035198A (en) * | 1976-06-30 | 1977-07-12 | International Business Machines Corporation | Method of fabricating field effect transistors having self-registering electrical connections between gate electrodes and metallic interconnection lines, and fabrication of integrated circuits containing the transistors |
-
1978
- 1978-06-06 US US05/913,257 patent/US4192059A/en not_active Expired - Lifetime
-
1979
- 1979-05-30 DE DE19792922018 patent/DE2922018A1/de not_active Ceased
- 1979-05-31 NL NL7904292A patent/NL7904292A/xx not_active Application Discontinuation
- 1979-06-01 JP JP54069368A patent/JPS5940297B2/ja not_active Expired
- 1979-06-05 FR FR7914304A patent/FR2428358A1/fr active Granted
- 1979-06-05 IT IT7949318A patent/IT1206967B/it active
Also Published As
| Publication number | Publication date |
|---|---|
| DE2922018A1 (de) | 1979-12-13 |
| NL7904292A (nl) | 1979-12-10 |
| IT1206967B (it) | 1989-05-17 |
| JPS54160183A (en) | 1979-12-18 |
| US4192059A (en) | 1980-03-11 |
| FR2428358A1 (fr) | 1980-01-04 |
| IT7949318A0 (it) | 1979-06-05 |
| FR2428358B1 (ja) | 1983-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5940297B2 (ja) | 大規模集積回路の製造方法 | |
| US4373249A (en) | Method of manufacturing a semiconductor integrated circuit device | |
| US4367580A (en) | Process for making polysilicon resistors | |
| US4221045A (en) | Self-aligned contacts in an ion implanted VLSI circuit | |
| US4455737A (en) | Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines | |
| US5783850A (en) | Undoped polysilicon gate process for NMOS ESD protection circuits | |
| GB2053565A (en) | Production of integrated mos circuits | |
| US4277881A (en) | Process for fabrication of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines | |
| US5532178A (en) | Gate process for NMOS ESD protection circuits | |
| JPH039631B2 (ja) | ||
| US4221044A (en) | Self-alignment of gate contacts at local or remote sites | |
| US4506437A (en) | Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines | |
| US4231051A (en) | Process for producing minimal geometry devices for VSLI applications utilizing self-aligned gates and self-aligned contacts, and resultant structures | |
| JPH08213481A (ja) | Ｃｍｏｓデバイスのゲート電極の形成方法 | |
| JP3181695B2 (ja) | Ｓｏｉ基板を用いた半導体装置の製造方法 | |
| US4477962A (en) | Process for and structure of high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines | |
| US4081896A (en) | Method of making a substrate contact for an integrated circuit | |
| US4587711A (en) | Process for high density VLSI circuits, having self-aligned gates and contacts for FET devices and conducting lines | |
| US4621412A (en) | Manufacturing a complementary MOSFET | |
| US4570175A (en) | Three-dimensional semiconductor device with thin film monocrystalline member contacting substrate at a plurality of locations | |
| EP0804805B1 (en) | Method of forming transistors in a peripheral circuit | |
| EP0087472B1 (en) | Process for making electrical contact to semiconductor substrate regions | |
| US6235570B1 (en) | Method for fabricating a semiconductor device | |
| JPS59211282A (ja) | 集積回路の製造方法 | |
| GB2024505A (en) | Manufacture of Integrated Circuits |