JPS58159334A - 半導体ウエハの処理方法 - Google Patents
半導体ウエハの処理方法Info
- Publication number
- JPS58159334A JPS58159334A JP4208782A JP4208782A JPS58159334A JP S58159334 A JPS58159334 A JP S58159334A JP 4208782 A JP4208782 A JP 4208782A JP 4208782 A JP4208782 A JP 4208782A JP S58159334 A JPS58159334 A JP S58159334A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- wafer
- oxygen
- approximately
- high temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 26
- 235000012431 wafers Nutrition 0.000 claims description 23
- 238000003672 processing method Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 18
- 238000004519 manufacturing process Methods 0.000 abstract description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052760 oxygen Inorganic materials 0.000 abstract description 14
- 239000001301 oxygen Substances 0.000 abstract description 14
- 230000000694 effects Effects 0.000 abstract description 13
- 238000005247 gettering Methods 0.000 abstract description 7
- 238000001556 precipitation Methods 0.000 abstract description 7
- 230000001590 oxidative effect Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 230000001737 promoting effect Effects 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 239000000356 contaminant Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 241000257465 Echinoidea Species 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 241000894006 Bacteria Species 0.000 description 1
- 235000011293 Brassica napus Nutrition 0.000 description 1
- 240000008100 Brassica rapa Species 0.000 description 1
- 235000000540 Brassica rapa subsp rapa Nutrition 0.000 description 1
- 206010017577 Gait disturbance Diseases 0.000 description 1
- SIKJAQJRHWYJAI-UHFFFAOYSA-N Indole Chemical compound C1=CC=C2NC=CC2=C1 SIKJAQJRHWYJAI-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000004043 dyeing Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 235000012459 muffins Nutrition 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 235000014593 oils and fats Nutrition 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- -1 skin Substances 0.000 description 1
- 230000035943 smell Effects 0.000 description 1
- 239000004753 textile Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体ウェハの処理方法に関し、詳しくはイン
トリ/シック・rツタリング技#I!JK係る。
トリ/シック・rツタリング技#I!JK係る。
半導体デバイスの製造において、結晶成長時あるいは製
造ノロセスでの1染( *omtamimatlo鳳)
はデバイスの歩留を左右する重大な問題である。
造ノロセスでの1染( *omtamimatlo鳳)
はデバイスの歩留を左右する重大な問題である。
汚染の原因物質としては
■ 重金属(拡散炉、薬品、油臭等)
■ 油脂、有機物(繊維、皮膚、水、1液等)■ 微粒
子、バクテリア(水、薬品、人間からの発塵等) 轡が挙げられる.即ち、これらの汚染不純物は半導体ウ
ェハのデバイス形成領域に結晶欠陥を発生させる友め、
半導体デバイスの歩留を低下させる。
子、バクテリア(水、薬品、人間からの発塵等) 轡が挙げられる.即ち、これらの汚染不純物は半導体ウ
ェハのデバイス形成領域に結晶欠陥を発生させる友め、
半導体デバイスの歩留を低下させる。
そこで、これらの汚染不純物に起因する半導体ウェハの
デバイス形成領域での結晶欠陥の発生を防止するため、
樵々のrツタリング方法が開発されている。このうち、
イントリン7,夕・r,タリング技術は結晶内の酸素祈
出によって起こる微小欠陥をウェハ内部に発生させ、こ
の微小欠陥によって結晶成長時あるいは製造!ロセス中
に入シ得る重金属等の汚染不純物をrツタ(捕l1)す
る効果を持たせ、かつ表向近傍に無欠陥層を形成する技
術である.このイントリンシック・rツタリング技術は
熱処理だけで上述した表面無欠陥、内部欠陥という構造
を形成でき、ダッタリング効果が優れていること、rバ
イス製造プロセス中で持続的にrツタリング効果を発揮
すること等から最近注目されている。
デバイス形成領域での結晶欠陥の発生を防止するため、
樵々のrツタリング方法が開発されている。このうち、
イントリン7,夕・r,タリング技術は結晶内の酸素祈
出によって起こる微小欠陥をウェハ内部に発生させ、こ
の微小欠陥によって結晶成長時あるいは製造!ロセス中
に入シ得る重金属等の汚染不純物をrツタ(捕l1)す
る効果を持たせ、かつ表向近傍に無欠陥層を形成する技
術である.このイントリンシック・rツタリング技術は
熱処理だけで上述した表面無欠陥、内部欠陥という構造
を形成でき、ダッタリング効果が優れていること、rバ
イス製造プロセス中で持続的にrツタリング効果を発揮
すること等から最近注目されている。
ところで、従来、イントリンシ、り・r、タリンダは例
えば第1図(a)〜(・)に示す如き方法によプ行われ
ている。
えば第1図(a)〜(・)に示す如き方法によプ行われ
ている。
まず、シリコンウェハ1(第1図(a)図示)を例えば
酸化性雰囲気中、1050−1250Cの高温で1〜3
0時間熱処理してつ8へ1表面近傍の酸素及び酸素析出
核をウェハ1表面の酸化膜2.2の方へ外方拡散させ、
ウニへ1表面近傍に無欠陥層を形成する(第1図6)図
示)。
酸化性雰囲気中、1050−1250Cの高温で1〜3
0時間熱処理してつ8へ1表面近傍の酸素及び酸素析出
核をウェハ1表面の酸化膜2.2の方へ外方拡散させ、
ウニへ1表面近傍に無欠陥層を形成する(第1図6)図
示)。
次に、600〜800℃の低温で熱処理して、ウェハ1
内部に酸素析出核3・・・を形成する(第1図(、)図
示)。
内部に酸素析出核3・・・を形成する(第1図(、)図
示)。
つづいて、ウェハ1表面の酸化11[、xを除去(第1
図(a)図示)し丸後、デバイス製造プロセスに投入し
、プロセス中の熱処理によって前記酸素析出核3・・・
を成長させて微小欠陥4・・・を形成するとともに二、
−ドナー量を減少させる(第1図(・)図示)。
図(a)図示)し丸後、デバイス製造プロセスに投入し
、プロセス中の熱処理によって前記酸素析出核3・・・
を成長させて微小欠陥4・・・を形成するとともに二、
−ドナー量を減少させる(第1図(・)図示)。
〔背景技術の問題点〕
上述した従来のイントリンシ、り・r、タリンダを25
6にビ、 ) dRAM等の微細化デバイスに適用した
場合、下記の如き問題点がある。
6にビ、 ) dRAM等の微細化デバイスに適用した
場合、下記の如き問題点がある。
■ ゲッタリング効果は微小欠陥の密度及び口径に比例
することが知られているが、微細化デバイスでは微小欠
陥が生長しにくく、十分なr、タリング効果を得ること
ができない。
することが知られているが、微細化デバイスでは微小欠
陥が生長しにくく、十分なr、タリング効果を得ること
ができない。
■ 生成したニュードナー量が多いため、半導体ウェハ
の比抵抗の変化、あるいは導電型の反転を生じ、製品の
歩留を低下させる。
の比抵抗の変化、あるいは導電型の反転を生じ、製品の
歩留を低下させる。
本発明はデバイスの微細化に対応しつつ、微小欠陥を生
長させてr、タリング効果を高めるとともに、二、−ド
ナーの減少を促進することによシ製品の歩留を向上し得
る半導体ウェハの処理方法を提供することを目的とする
ものである。
長させてr、タリング効果を高めるとともに、二、−ド
ナーの減少を促進することによシ製品の歩留を向上し得
る半導体ウェハの処理方法を提供することを目的とする
ものである。
〔発明のIEI)
本発明は、半導体ウェハを1050〜1250℃の高温
で熱処理し、更に600〜800℃の低温熱処理を施し
た後、950〜1100℃の高温熱処理を施すことを特
徴とするものである。
で熱処理し、更に600〜800℃の低温熱処理を施し
た後、950〜1100℃の高温熱処理を施すことを特
徴とするものである。
本発明者らは従来方法を微細化デバイスに適用した場合
、微小欠陥が生長しに<<、二、−ドナー量が多い原因
について究明しえ結果、従ためであることが判明した。
、微小欠陥が生長しに<<、二、−ドナー量が多い原因
について究明しえ結果、従ためであることが判明した。
即ち、ドライ02中、1100℃の高温で5時間熱処理
し、更にドライ02中、650’Cの低温で16時間熱
処理した後、再度N2中で熱処理した際の熱処理時間と
微小欠陥密度との関係を熱処理温度をノ母うメータとし
て求めると第2図に示すようになる。第2図かられかる
ように微小欠陥密度を大きくするためには、1000℃
の高温C4時間以上アニフルする必要がある。しかるに
256にピッ)dRAM等の微細化デバイスでは不純物
の拡散長を抑制するために900℃程度の低温ノロセス
に移行する傾向にある。しかし、第2図からもわかるよ
うに900℃の熱処理では微小欠陥密度は大きくならな
い、同様に微小欠陥の口径も900℃の熱処理では大き
くならない、したがって、微細化デバイスの製造ノロセ
スにおいては微小欠陥が生長しにくいため、十分なゲッ
タリング効果を得ることができない。
し、更にドライ02中、650’Cの低温で16時間熱
処理した後、再度N2中で熱処理した際の熱処理時間と
微小欠陥密度との関係を熱処理温度をノ母うメータとし
て求めると第2図に示すようになる。第2図かられかる
ように微小欠陥密度を大きくするためには、1000℃
の高温C4時間以上アニフルする必要がある。しかるに
256にピッ)dRAM等の微細化デバイスでは不純物
の拡散長を抑制するために900℃程度の低温ノロセス
に移行する傾向にある。しかし、第2図からもわかるよ
うに900℃の熱処理では微小欠陥密度は大きくならな
い、同様に微小欠陥の口径も900℃の熱処理では大き
くならない、したがって、微細化デバイスの製造ノロセ
スにおいては微小欠陥が生長しにくいため、十分なゲッ
タリング効果を得ることができない。
これに対して、本発明では半導体ウェハをデバイス製造
プロセスに投入する前に予め950〜1100℃の高温
熱処理を施すので、製造プロセスの制約を受けることな
く微小欠陥を生長させることができ、十分なゲッタリン
グ効果を得ることができる。
プロセスに投入する前に予め950〜1100℃の高温
熱処理を施すので、製造プロセスの制約を受けることな
く微小欠陥を生長させることができ、十分なゲッタリン
グ効果を得ることができる。
また、二、−ドナーは第1図(@)図示の600〜80
0℃の低温熱処理において発生する0例えば第3図に示
す如<、650℃においては熱処理時間の増加とともに
二、−ドナーも増加する。
0℃の低温熱処理において発生する0例えば第3図に示
す如<、650℃においては熱処理時間の増加とともに
二、−ドナーも増加する。
二、−ドナーは高温熱処理によって減少できるが、例え
ば第4図に示す如<、900Cにおいては10時間の熱
処理でも十分に減少しているとは言えない、このことは
製造ノロセスの制約h900℃で10時間程度の条件で
行われる微細化デバイスの熱処理ではニー−ドナーが十
分に減少しないことを示している。これに対して本発明
では半導体ウェハをデバイス製造プロセスtic投入す
る前に予め950〜1100℃の高温熱処理を施すので
製造プロセスの制約を受けることなく、ニュードナーを
減少させることができる。
ば第4図に示す如<、900Cにおいては10時間の熱
処理でも十分に減少しているとは言えない、このことは
製造ノロセスの制約h900℃で10時間程度の条件で
行われる微細化デバイスの熱処理ではニー−ドナーが十
分に減少しないことを示している。これに対して本発明
では半導体ウェハをデバイス製造プロセスtic投入す
る前に予め950〜1100℃の高温熱処理を施すので
製造プロセスの制約を受けることなく、ニュードナーを
減少させることができる。
したがって、デバイスの微細化に伴う低温プロセスへの
移行にも対応することができ、デバイスの歩留を向上さ
せることができる。
移行にも対応することができ、デバイスの歩留を向上さ
せることができる。
以下本発明をdRAMの製造に適用した実施例を第5図
(a)〜(f)を参照して説明する。
(a)〜(f)を参照して説明する。
まず、クリコンウェハ1(第5図(&)図示)を酸化性
雰囲気中、約1100℃の高温で約5時間熱処理してウ
ェハ1表面近傍の酸素及び酸素析出核をウェハ111面
の酸化膜2#2の方へ外方拡散させ、ウェハ1表面近傍
に無欠陥層を形成した(第5図(kl)図示)。
雰囲気中、約1100℃の高温で約5時間熱処理してウ
ェハ1表面近傍の酸素及び酸素析出核をウェハ111面
の酸化膜2#2の方へ外方拡散させ、ウェハ1表面近傍
に無欠陥層を形成した(第5図(kl)図示)。
次に、約650℃の低温で約15時間熱処理して、ウェ
ハ1内部に酸素析出核3・・・□を形成し友(第5図(
e)図示)。
ハ1内部に酸素析出核3・・・□を形成し友(第5図(
e)図示)。
つづいて、約1000Cの高温で約5時間熱処理して、
前記酸素析出核3・・・を成長させるとともに、二、−
ドナーを減少させた(第5図(d)図示)。
前記酸素析出核3・・・を成長させるとともに、二、−
ドナーを減少させた(第5図(d)図示)。
つづいて、ウニへ1表面の酸化膜2.2を除去(第5図
(、)図示)した後、dRAMcl製造ノロセスに投入
した(第5図(f)図示)。
(、)図示)した後、dRAMcl製造ノロセスに投入
した(第5図(f)図示)。
しかして上記実施例によれば、7リコンウエハ1を製造
プロセスに投入する前に予め約1000℃の高温で約5
時間の熱処理を行い、微小欠陥を生長させるとともに、
二、−ドナーを減少させている。しかも、これらの作用
は製造プロセスにおいて更に促進されるので、製造され
たdRAMは十分なrツタリング効果を有し、比抵抗は
全く変化しなか−)た、tた、積層欠陥も少ない、この
結果、dRAM(2)歩留は大幅に向上した。
プロセスに投入する前に予め約1000℃の高温で約5
時間の熱処理を行い、微小欠陥を生長させるとともに、
二、−ドナーを減少させている。しかも、これらの作用
は製造プロセスにおいて更に促進されるので、製造され
たdRAMは十分なrツタリング効果を有し、比抵抗は
全く変化しなか−)た、tた、積層欠陥も少ない、この
結果、dRAM(2)歩留は大幅に向上した。
なお、本発明において、製造プロセスに投入する直前の
高温熱処理は、製造プロセス中の熱処理の温度と時間を
考慮して、950〜l100Cで1〜20時間の範囲で
適宜選択すればよい。
高温熱処理は、製造プロセス中の熱処理の温度と時間を
考慮して、950〜l100Cで1〜20時間の範囲で
適宜選択すればよい。
本発明によれば、デバイスの微細化に対応して、製品の
歩留を向上し得る半導体ウェノ・の処理方法を提供でき
るものである。
歩留を向上し得る半導体ウェノ・の処理方法を提供でき
るものである。
第ifR来のインドリン7、り・ryタリフ・グを示す
説明図、第2図は熱処理時間と微小欠陥v!i度との関
係を示す線図、第3図は650℃における熱処理時間と
二、−ドナー量との関係1にボす線図、第411g1は
900℃における熱処ツク・ゲッタリングを示す説明図
である。 I・・・7リコンウエノ\、2・・・酸化膜、1・・・
酸素析出核、4・・・微小欠陥e 出願人代理人 弁理士 鈴 江 武 彦第2図 蕪処理時間(hr) Muffin間(hr) 、 650℃第4図
説明図、第2図は熱処理時間と微小欠陥v!i度との関
係を示す線図、第3図は650℃における熱処理時間と
二、−ドナー量との関係1にボす線図、第411g1は
900℃における熱処ツク・ゲッタリングを示す説明図
である。 I・・・7リコンウエノ\、2・・・酸化膜、1・・・
酸素析出核、4・・・微小欠陥e 出願人代理人 弁理士 鈴 江 武 彦第2図 蕪処理時間(hr) Muffin間(hr) 、 650℃第4図
Claims (1)
- 半導体ウェハを1050〜1250℃の高温で熱処理し
、更に600〜800Cの低温熱処理を施した後、95
0〜1100℃の高温熱処理を施すことを%徴とする半
導体ウェノ為の処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4208782A JPS58159334A (ja) | 1982-03-17 | 1982-03-17 | 半導体ウエハの処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4208782A JPS58159334A (ja) | 1982-03-17 | 1982-03-17 | 半導体ウエハの処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58159334A true JPS58159334A (ja) | 1983-09-21 |
Family
ID=12626239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4208782A Pending JPS58159334A (ja) | 1982-03-17 | 1982-03-17 | 半導体ウエハの処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58159334A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6066857A (ja) * | 1983-09-22 | 1985-04-17 | Matsushita Electronics Corp | 固体撮像素子の製造方法 |
JPS6184075A (ja) * | 1984-09-18 | 1986-04-28 | イギリス国 | 光起電力太陽電池 |
US5286658A (en) * | 1991-03-05 | 1994-02-15 | Fujitsu Limited | Process for producing semiconductor device |
US5506154A (en) * | 1990-09-14 | 1996-04-09 | Komatsu Electronic Metals Co., Ltd. | Process for preheat treatment of semiconductor wafers |
US5635414A (en) * | 1995-03-28 | 1997-06-03 | Zakaluk; Gregory | Low cost method of fabricating shallow junction, Schottky semiconductor devices |
-
1982
- 1982-03-17 JP JP4208782A patent/JPS58159334A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6066857A (ja) * | 1983-09-22 | 1985-04-17 | Matsushita Electronics Corp | 固体撮像素子の製造方法 |
JPS6184075A (ja) * | 1984-09-18 | 1986-04-28 | イギリス国 | 光起電力太陽電池 |
US5506154A (en) * | 1990-09-14 | 1996-04-09 | Komatsu Electronic Metals Co., Ltd. | Process for preheat treatment of semiconductor wafers |
US5286658A (en) * | 1991-03-05 | 1994-02-15 | Fujitsu Limited | Process for producing semiconductor device |
US5635414A (en) * | 1995-03-28 | 1997-06-03 | Zakaluk; Gregory | Low cost method of fabricating shallow junction, Schottky semiconductor devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58159334A (ja) | 半導体ウエハの処理方法 | |
JPH04212433A (ja) | 半導体基板、半導体基板と半導体装置の製造方法、並びに半導体基板の検査・評価方法 | |
JPH05291097A (ja) | シリコン基板およびその製造方法 | |
JP2010287885A (ja) | シリコンウェーハおよびその製造方法 | |
JPH02849B2 (ja) | ||
JPS60247935A (ja) | 半導体ウエハの製造方法 | |
JPH08213403A (ja) | 半導体基板及びその製造方法 | |
KR100774070B1 (ko) | 실리콘 에피텍셜 웨이퍼의 제조방법 | |
JP5720557B2 (ja) | 半導体基板の評価方法および半導体基板の製造方法 | |
JPH0350186A (ja) | イントリンジック・ゲッタリング方法 | |
JP2005064054A (ja) | シリコンウェーハ中の鉄濃度の測定方法 | |
JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
JPS639745B2 (ja) | ||
JPS58197716A (ja) | シリコンウエハ− | |
JPH088263A (ja) | 半導体基板 | |
JPH01173727A (ja) | 半導体装置の製造方法 | |
JPH03166733A (ja) | 半導体装置の製造方法 | |
JP4660068B2 (ja) | シリコン単結晶基板 | |
JP3298713B2 (ja) | 半導体基板の熱処理方法 | |
JPS61135128A (ja) | 半導体装置の製造方法 | |
JPS58210627A (ja) | 半導体装置の製造方法 | |
JP2978341B2 (ja) | シリコンウェーハのig熱処理方法 | |
JP2606430B2 (ja) | 半導体基板 | |
JP2000290100A (ja) | シリコンウェーハの製造方法 | |
US20080150092A1 (en) | Reduced Leakage within a Semiconductor Device |