JP3298713B2 - 半導体基板の熱処理方法 - Google Patents
半導体基板の熱処理方法Info
- Publication number
- JP3298713B2 JP3298713B2 JP22860893A JP22860893A JP3298713B2 JP 3298713 B2 JP3298713 B2 JP 3298713B2 JP 22860893 A JP22860893 A JP 22860893A JP 22860893 A JP22860893 A JP 22860893A JP 3298713 B2 JP3298713 B2 JP 3298713B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- semiconductor substrate
- layer
- substrate
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造過程
で行われる半導体基板に熱処理を施す半導体基板の熱処
理方法に関する。
で行われる半導体基板に熱処理を施す半導体基板の熱処
理方法に関する。
【０００２】
【従来の技術】従来、半導体装置の製造過程で半導体基
板に重金属が混入して汚染されるのを防止する汚染防止
対策として、イントリンシックゲッタリング（ＩＧ）熱
処理が行われることが知られている。ＩＧ熱処理は、シ
リコン（Ｓｉ）のＣＺ結晶中の酸素の析出を利用したも
のであり、半導体基板を半導体装置の製造過程（デバイ
スプロセス）に投入する前に、予め高温−低温−高温の
温度過程を経る熱処理を行って、半導体基板内部の表面
近傍に無欠陥層（ＤＺ層）、中央に酸素欠陥層（ＩＧ
層）を形成するものである。
板に重金属が混入して汚染されるのを防止する汚染防止
対策として、イントリンシックゲッタリング（ＩＧ）熱
処理が行われることが知られている。ＩＧ熱処理は、シ
リコン（Ｓｉ）のＣＺ結晶中の酸素の析出を利用したも
のであり、半導体基板を半導体装置の製造過程（デバイ
スプロセス）に投入する前に、予め高温−低温−高温の
温度過程を経る熱処理を行って、半導体基板内部の表面
近傍に無欠陥層（ＤＺ層）、中央に酸素欠陥層（ＩＧ
層）を形成するものである。
【０００３】熱処理に際しては、始めの高温時に酸素の
外方拡散が行われ、低温時に析出核が形成され、次の高
温時に析出核が成長して、酸素析出が行われる。このＩ
Ｇ熱処理により、半導体装置の製造過程で混入してくる
重金属を、製造過程で受ける熱処理で半導体基板内部に
拡散させＩＧ層に取り込むこと（ゲッタリング）ができ
ることから、重金属による汚染の防止が可能となる。
外方拡散が行われ、低温時に析出核が形成され、次の高
温時に析出核が成長して、酸素析出が行われる。このＩ
Ｇ熱処理により、半導体装置の製造過程で混入してくる
重金属を、製造過程で受ける熱処理で半導体基板内部に
拡散させＩＧ層に取り込むこと（ゲッタリング）ができ
ることから、重金属による汚染の防止が可能となる。
【０００４】
【発明が解決しようとする課題】しかしながら、ＩＧ熱
処理は、鉄（Ｆｅ）等の重金属のゲッタリングに対して
は最適化されていないことから、Ｆｅ等の重金属の場
合、重金属がゲッタリングされずに半導体基板の活性領
域に残留してしまい、混入した重金属による汚染を防止
することができないという問題点があった。
処理は、鉄（Ｆｅ）等の重金属のゲッタリングに対して
は最適化されていないことから、Ｆｅ等の重金属の場
合、重金属がゲッタリングされずに半導体基板の活性領
域に残留してしまい、混入した重金属による汚染を防止
することができないという問題点があった。
【０００５】本発明は、上記問題点に鑑みてなされたも
のであり、その目的は、半導体基板の活性領域に残留し
ている重金属を活性領域外にゲッタリングして、混入し
た重金属による汚染を十分に防止することができ、更
に、効率の良いゲッタリングが可能となる半導体基板の
熱処理方法を提供することにある。
のであり、その目的は、半導体基板の活性領域に残留し
ている重金属を活性領域外にゲッタリングして、混入し
た重金属による汚染を十分に防止することができ、更
に、効率の良いゲッタリングが可能となる半導体基板の
熱処理方法を提供することにある。
【０００６】
【課題を解決するための手段】上記目的は、半導体基板
の内部に結晶欠陥層を形成するイントリンシックゲッタ
リング熱処理を施す第１工程と、前記半導体基板に７０
０℃から９００℃の温度範囲内の所定温度で熱処理する
第２工程と、前記第２工程後、１００℃／分以上の速度
で冷却する第３工程と、前記第３工程後、２５０℃から
４５０℃の温度範囲内の所定温度で１時間以上熱処理す
る第４工程とを有することを特徴とする半導体基板の熱
処理方法により達成される。
の内部に結晶欠陥層を形成するイントリンシックゲッタ
リング熱処理を施す第１工程と、前記半導体基板に７０
０℃から９００℃の温度範囲内の所定温度で熱処理する
第２工程と、前記第２工程後、１００℃／分以上の速度
で冷却する第３工程と、前記第３工程後、２５０℃から
４５０℃の温度範囲内の所定温度で１時間以上熱処理す
る第４工程とを有することを特徴とする半導体基板の熱
処理方法により達成される。
【０００７】また、半導体基板の熱処理方法において、
前記第２工程は、複数回ある７００℃から９００℃の温
度範囲内の所定温度で行う熱処理の内の少なくとも最後
の熱処理であることを特徴とする半導体基板の熱処理方
法により達成される。更に、半導体基板の熱処理方法に
おいて、前記第４工程後、１００℃／分以上の速度で冷
却することを特徴とする半導体基板の熱処理方法により
達成される。
前記第２工程は、複数回ある７００℃から９００℃の温
度範囲内の所定温度で行う熱処理の内の少なくとも最後
の熱処理であることを特徴とする半導体基板の熱処理方
法により達成される。更に、半導体基板の熱処理方法に
おいて、前記第４工程後、１００℃／分以上の速度で冷
却することを特徴とする半導体基板の熱処理方法により
達成される。
【０００８】
【作用】本発明によれば、半導体基板の内部に結晶欠陥
層を形成するイントリンシックゲッタリング熱処理を施
す第１工程と、半導体基板に７００℃から９００℃の温
度範囲内の所定温度で熱処理する第２工程と、第２工程
後、１００℃／分以上の速度で室温まで冷却する冷却処
理を施す第３工程と、第３工程後、２５０℃から４５０
℃の温度範囲内の所定温度で１時間以上熱処理する第４
工程とを有することから、冷却処理により、過重金属の
ゲッタリングにおける必要条件である過飽和状態とな
り、冷却処理に引き続き、汚染濃度の固溶限界温度以下
で重金属がＤＺ層内を拡散してＩＧ層まで到達するのに
十分な時間の熱処理により、半導体装置の製造過程中に
半導体基板に混入してくる重金属を効果的にゲッタリン
グすることができる。
層を形成するイントリンシックゲッタリング熱処理を施
す第１工程と、半導体基板に７００℃から９００℃の温
度範囲内の所定温度で熱処理する第２工程と、第２工程
後、１００℃／分以上の速度で室温まで冷却する冷却処
理を施す第３工程と、第３工程後、２５０℃から４５０
℃の温度範囲内の所定温度で１時間以上熱処理する第４
工程とを有することから、冷却処理により、過重金属の
ゲッタリングにおける必要条件である過飽和状態とな
り、冷却処理に引き続き、汚染濃度の固溶限界温度以下
で重金属がＤＺ層内を拡散してＩＧ層まで到達するのに
十分な時間の熱処理により、半導体装置の製造過程中に
半導体基板に混入してくる重金属を効果的にゲッタリン
グすることができる。
【０００９】
【実施例】以下、本発明の一実施例による半導体基板の
熱処理方法を図面を参照して説明する。図１に示すよう
に、半導体基板１０は、重金属による汚染防止対策とし
てのイントリンシックゲッタリング（ＩＧ）熱処理が施
されており、基板内中心部に形成されるＩＧ層（析出核
層）１１と、１０〜数十μｍの厚さを有して基板表面近
傍に形成されるＤＺ層（デヌーデッドゾーン）１２とを
有している。
熱処理方法を図面を参照して説明する。図１に示すよう
に、半導体基板１０は、重金属による汚染防止対策とし
てのイントリンシックゲッタリング（ＩＧ）熱処理が施
されており、基板内中心部に形成されるＩＧ層（析出核
層）１１と、１０〜数十μｍの厚さを有して基板表面近
傍に形成されるＤＺ層（デヌーデッドゾーン）１２とを
有している。
【００１０】ＩＧ層１１が、ＤＺ層１２の有害不純物を
ゲッタリングすることにより、ＤＺ層１２は、無欠陥の
被ゲッタリング領域（素子形成領域）となる。この半導
体基板１０は、以下の方法により熱処理される。先ず、
半導体基板１０の内部にＩＧ層１１を形成するイントリ
ンシックゲッタリング（ＩＧ）熱処理を施す（第１工
程）。
ゲッタリングすることにより、ＤＺ層１２は、無欠陥の
被ゲッタリング領域（素子形成領域）となる。この半導
体基板１０は、以下の方法により熱処理される。先ず、
半導体基板１０の内部にＩＧ層１１を形成するイントリ
ンシックゲッタリング（ＩＧ）熱処理を施す（第１工
程）。
【００１１】ＩＧ熱処理は、シリコン（Ｓｉ）のＣＺ結
晶中の酸素の析出を利用したものであり、半導体基板１
０を半導体装置の製造過程（デバイスプロセス）に投入
する前に、予め高温−低温−高温の温度過程を経る３ス
テップの熱処理を行って、半導体基板１０内部の表面近
傍に無欠陥層（ＤＺ層）、中央に結晶欠陥層（ＩＧ層）
を形成するものである。
晶中の酸素の析出を利用したものであり、半導体基板１
０を半導体装置の製造過程（デバイスプロセス）に投入
する前に、予め高温−低温−高温の温度過程を経る３ス
テップの熱処理を行って、半導体基板１０内部の表面近
傍に無欠陥層（ＤＺ層）、中央に結晶欠陥層（ＩＧ層）
を形成するものである。
【００１２】ＩＧ熱処理後、図２に示すように、半導体
装置の製造過程においては、通常、半導体基板１０に７
００℃から９００℃の温度範囲内の所定温度ｔ1で加熱
する熱処理ａが施される（第２工程）。この熱処理ａの
後、半導体基板１０に、１００℃／分以上の速度で室温
ｔ2まで冷却する冷却処理ｂを施す（第３工程、図２参
照）。冷却処理ｂにより、半導体基板１０全体が過重金
属のゲッタリングにおける必要条件である過飽和状態と
なる。
装置の製造過程においては、通常、半導体基板１０に７
００℃から９００℃の温度範囲内の所定温度ｔ1で加熱
する熱処理ａが施される（第２工程）。この熱処理ａの
後、半導体基板１０に、１００℃／分以上の速度で室温
ｔ2まで冷却する冷却処理ｂを施す（第３工程、図２参
照）。冷却処理ｂにより、半導体基板１０全体が過重金
属のゲッタリングにおける必要条件である過飽和状態と
なる。
【００１３】更に、冷却処理に引き続き、２５０℃から
４５０℃の温度範囲内の所定温度ｔ3で１時間以上加熱
する熱処理ｃを施す（第４工程、図２参照）。この熱処
理ｃに際しては、熱処理温度を、汚染濃度の固溶限界温
度以下である２５０℃から４５０℃の温度範囲に設定し
ており、加熱時間を、重金属がＤＺ層内を拡散してＩＧ
層まで到達するのに十分な時間である１時間以上に設定
している。
４５０℃の温度範囲内の所定温度ｔ3で１時間以上加熱
する熱処理ｃを施す（第４工程、図２参照）。この熱処
理ｃに際しては、熱処理温度を、汚染濃度の固溶限界温
度以下である２５０℃から４５０℃の温度範囲に設定し
ており、加熱時間を、重金属がＤＺ層内を拡散してＩＧ
層まで到達するのに十分な時間である１時間以上に設定
している。
【００１４】従って、熱処理ｃにおいて、重金属をＩＧ
層１１から再放出せずにゲッタリングを促進することが
できる。このように、半導体基板１０は、半導体装置の
製造過程に存在する熱処理ａを経た後、冷却処理ｂと熱
処理ｃが施される。次に、上記熱処理を実際に行った例
を示す。
層１１から再放出せずにゲッタリングを促進することが
できる。このように、半導体基板１０は、半導体装置の
製造過程に存在する熱処理ａを経た後、冷却処理ｂと熱
処理ｃが施される。次に、上記熱処理を実際に行った例
を示す。
【００１５】ｐ型で、ホウ素（Ｂ）がドープされ、比抵
抗が１０Ωの、引き上げ法（ＣＺ法）により形成された
半導体基板で、ＩＧ熱処理が施されない未処理の基板
（ＣＺａｓ−ｇｒｏｗｎ基板）Ａと、基板ＡにＩＧ熱処
理を施したＩＧ熱処理基板（ＣＺ ＩＧ基板）Ｂと、基
板ＡにＩＧ熱処理を施す際に中間の低温時間を長くして
ＩＧ層を多くしたＩＧ熱処理基板（ＣＺ ｌｏｎｇ−ｔ
ｅｒｍＩＧ基板）Ｃとを用意し、それぞれ表面濃度２．
７×１０11ｃｍ-2の鉄（Ｆｅ）による汚染状態とした。
抗が１０Ωの、引き上げ法（ＣＺ法）により形成された
半導体基板で、ＩＧ熱処理が施されない未処理の基板
（ＣＺａｓ−ｇｒｏｗｎ基板）Ａと、基板ＡにＩＧ熱処
理を施したＩＧ熱処理基板（ＣＺ ＩＧ基板）Ｂと、基
板ＡにＩＧ熱処理を施す際に中間の低温時間を長くして
ＩＧ層を多くしたＩＧ熱処理基板（ＣＺ ｌｏｎｇ−ｔ
ｅｒｍＩＧ基板）Ｃとを用意し、それぞれ表面濃度２．
７×１０11ｃｍ-2の鉄（Ｆｅ）による汚染状態とした。
【００１６】これら各基板Ａ，Ｂ，Ｃに対し、８５０℃
で１０分の熱処理ａを行い、その後、１００℃／分以上
の速度で室温まで冷却する冷却処理ｂを行い、更に、４
５０℃による熱処理ｃと２５０℃による熱処理ｃとを行
った。各熱処理は、急冷処理で終了している。そして、
一連の処理の後、ＤＬＴＳ（Ｄｅｅｐ Ｌｅｖｅｌ Ｔ
ｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によ
り、基板表面から１〜２μｍ程入り込んだ表面近傍部分
のＦｅ濃度を測定した。図３に、測定結果であるＦｅ濃
度の変化を示す。
で１０分の熱処理ａを行い、その後、１００℃／分以上
の速度で室温まで冷却する冷却処理ｂを行い、更に、４
５０℃による熱処理ｃと２５０℃による熱処理ｃとを行
った。各熱処理は、急冷処理で終了している。そして、
一連の処理の後、ＤＬＴＳ（Ｄｅｅｐ Ｌｅｖｅｌ Ｔ
ｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法によ
り、基板表面から１〜２μｍ程入り込んだ表面近傍部分
のＦｅ濃度を測定した。図３に、測定結果であるＦｅ濃
度の変化を示す。
【００１７】図から分かるように、ＩＧ熱処理の最終工
程（１０００℃で３０分の加熱処理）の後に行った８５
０℃で１０分の熱処理ａ後では、基板Ａ、基板Ｂ、基板
Ｃ共にＦｅ濃度に有為差は無い。これに対し、４５０℃
及び２５０℃による熱処理ｃ後は、基板Ａにおいては時
間経過に拘らず殆ど変化せずＦｅ濃度の減少は認められ
ないが、基板Ｂ及び基板Ｃにおいては時間経過と共に明
確なＦｅ濃度の減少が認められる。特に、基板Ｃにおい
てはより大きく減少している。
程（１０００℃で３０分の加熱処理）の後に行った８５
０℃で１０分の熱処理ａ後では、基板Ａ、基板Ｂ、基板
Ｃ共にＦｅ濃度に有為差は無い。これに対し、４５０℃
及び２５０℃による熱処理ｃ後は、基板Ａにおいては時
間経過に拘らず殆ど変化せずＦｅ濃度の減少は認められ
ないが、基板Ｂ及び基板Ｃにおいては時間経過と共に明
確なＦｅ濃度の減少が認められる。特に、基板Ｃにおい
てはより大きく減少している。
【００１８】とりわけ、４５０℃による熱処理ｃの場合
は、基板Ｂ及び基板Ｃ共にＦｅ濃度の減少が顕著に認め
られ、基板Ｃは更に急激に減少して熱処理ｃ時間が３時
間経過後には検出限界に達している。従って、半導体基
板１０の活性領域に混入した重金属を、半導体基板１０
の内部の欠陥層（ＩＧ層）に効率良くゲッタリングする
ことができる。
は、基板Ｂ及び基板Ｃ共にＦｅ濃度の減少が顕著に認め
られ、基板Ｃは更に急激に減少して熱処理ｃ時間が３時
間経過後には検出限界に達している。従って、半導体基
板１０の活性領域に混入した重金属を、半導体基板１０
の内部の欠陥層（ＩＧ層）に効率良くゲッタリングする
ことができる。
【００１９】また、上記実施例に示す半導体基板１０
は、エピタキシャル層の厚さが１０μｍ以下であると共
に比抵抗が０．０５Ωｃｍ以下である低抵抗基板を用い
たエピタキシャル基板であっても、同様に、活性領域に
混入した重金属を効率良くゲッタリングすることができ
る。この場合、加熱時間は、重金属がエピタキシャル層
内を拡散して基板まで到達するのに十分な時間である１
時間以上に設定される。
は、エピタキシャル層の厚さが１０μｍ以下であると共
に比抵抗が０．０５Ωｃｍ以下である低抵抗基板を用い
たエピタキシャル基板であっても、同様に、活性領域に
混入した重金属を効率良くゲッタリングすることができ
る。この場合、加熱時間は、重金属がエピタキシャル層
内を拡散して基板まで到達するのに十分な時間である１
時間以上に設定される。
【００２０】また、重金属のゲッタリングとゲッタリン
グされた重金属の再放出とは、可逆的反応であることか
ら、半導体装置の製造過程中に複数回行われる熱処理の
内の少なくとも最後に施された最終熱処理について、冷
却処理ｂ及び熱処理ｃを施すことにより、ゲッタリング
された重金属の再放出を防ぐことができる。また、熱処
理ｃを施した後、１００℃／分以上の速度で室温まで冷
却する冷却処理ｄを施すことにより（図２、ｄ参照）、
更に、効率の良いゲッタリングを確実に行うことができ
る。
グされた重金属の再放出とは、可逆的反応であることか
ら、半導体装置の製造過程中に複数回行われる熱処理の
内の少なくとも最後に施された最終熱処理について、冷
却処理ｂ及び熱処理ｃを施すことにより、ゲッタリング
された重金属の再放出を防ぐことができる。また、熱処
理ｃを施した後、１００℃／分以上の速度で室温まで冷
却する冷却処理ｄを施すことにより（図２、ｄ参照）、
更に、効率の良いゲッタリングを確実に行うことができ
る。
【００２１】更に、上記実施例に示す一連の処理は、Ｄ
ＲＡＭ，ＳＲＡＭ，ＣＣＤ等の半導体デバイスにおける
通常の半導体製造工程においても適用が可能であり、適
用することによりＤＲＡＭ，ＳＲＡＭ，ＣＣＤ等の半導
体デバイスの製造歩留まりを向上させることができる。
以上説明したように、本発明によれば、半導体装置の製
造過程中に混入してくる重金属を従来方法に比べてより
効果的にゲッタリングし重金属汚染を防止することがで
きることから、接合リーク電流の発生等を防いで電気特
性を改善することができる。
ＲＡＭ，ＳＲＡＭ，ＣＣＤ等の半導体デバイスにおける
通常の半導体製造工程においても適用が可能であり、適
用することによりＤＲＡＭ，ＳＲＡＭ，ＣＣＤ等の半導
体デバイスの製造歩留まりを向上させることができる。
以上説明したように、本発明によれば、半導体装置の製
造過程中に混入してくる重金属を従来方法に比べてより
効果的にゲッタリングし重金属汚染を防止することがで
きることから、接合リーク電流の発生等を防いで電気特
性を改善することができる。
【００２２】なお、本発明は上記実施例に限らず種々の
変形が可能であり、例えば、半導体製造過程において、
今後、半導体基板の熱処理は枚葉式が主流になると予想
され、熱処理に際してはランプアニール装置を使ったラ
ピッドサーマルアニール（ＲＴＡ）熱処理が使われると
考えられるが、このＲＴＡ熱処理にも適用することがで
きる。
変形が可能であり、例えば、半導体製造過程において、
今後、半導体基板の熱処理は枚葉式が主流になると予想
され、熱処理に際してはランプアニール装置を使ったラ
ピッドサーマルアニール（ＲＴＡ）熱処理が使われると
考えられるが、このＲＴＡ熱処理にも適用することがで
きる。
【００２３】
【発明の効果】以上の通り、本発明によれば、半導体基
板の活性領域に残留している重金属を活性領域外にゲッ
タリングして、混入した重金属による汚染を十分に防止
することができ、更に、効率の良いゲッタリングが可能
となる。
板の活性領域に残留している重金属を活性領域外にゲッ
タリングして、混入した重金属による汚染を十分に防止
することができ、更に、効率の良いゲッタリングが可能
となる。
【図１】本発明の一実施例による半導体基板の説明図で
ある。
ある。
【図２】本発明の一実施例による半導体基板の熱処理方
法の説明図である。
法の説明図である。
【図３】図２に示す熱処理方法を行った半導体基板にお
けるＦｅ濃度の変化を示す説明図である。
けるＦｅ濃度の変化を示す説明図である。
１０…半導体基板 １１…ＩＧ層 １２…ＤＺ層 ａ…熱処理 ｂ…冷却処理 ｃ…熱処理 ｔ1…所定温度 ｔ2…室温 ｔ3…所定温度 Ａ…未処理の基板 Ｂ…ＩＧ熱処理基板 Ｃ…ＩＧ熱処理基板
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/322 H01L 21/324
Claims (3)
- 【請求項１】 半導体基板の内部に結晶欠陥層を形成す
るイントリンシックゲッタリング熱処理を施す第１工程
と、 前記半導体基板に７００℃から９００℃の温度範囲内の
所定温度で熱処理する第２工程と、 前記第２工程後、１００℃／分以上の速度で冷却する第
３工程と、 前記第３工程後、２５０℃から４５０℃の温度範囲内の
所定温度で１時間以上熱処理する第４工程とを有するこ
とを特徴とする半導体基板の熱処理方法。 - 【請求項２】 請求項１記載の半導体基板の熱処理方法
において、 前記第２工程は、複数回ある７００℃から９００℃の温
度範囲内の所定温度で行う熱処理の内の少なくとも最後
の熱処理であることを特徴とする半導体基板の熱処理方
法。 - 【請求項３】 請求項１及び２記載の半導体基板の熱処
理方法において、 前記第４工程後、１００℃／分以上の速度で冷却するこ
とを特徴とする半導体基板の熱処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22860893A JP3298713B2 (ja) | 1993-09-14 | 1993-09-14 | 半導体基板の熱処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22860893A JP3298713B2 (ja) | 1993-09-14 | 1993-09-14 | 半導体基板の熱処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0786290A JPH0786290A (ja) | 1995-03-31 |
| JP3298713B2 true JP3298713B2 (ja) | 2002-07-08 |
Family
ID=16879021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22860893A Expired - Fee Related JP3298713B2 (ja) | 1993-09-14 | 1993-09-14 | 半導体基板の熱処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3298713B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6520205B2 (ja) * | 2015-02-25 | 2019-05-29 | 株式会社Sumco | 半導体ウェーハのゲッタリング能力評価方法、それを用いた半導体ウェーハの判定方法および製造方法 |
-
1993
- 1993-09-14 JP JP22860893A patent/JP3298713B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0786290A (ja) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6586068B1 (en) | Ideal oxygen precipitating silicon wafer having an asymmetrical vacancy concentration profile and a process for the preparation thereof | |
| US6579779B1 (en) | Process for the preparation of an ideal oxygen precipitating silicon wafer having an asymmetrical vacancy concentration profile capable of forming an enhanced denuded zone | |
| EP1114441B1 (en) | Method of forming non-oxygen precipitating czochralski silicon wafers | |
| US6361619B1 (en) | Thermally annealed wafers having improved internal gettering | |
| JPS6255697B2 (ja) | ||
| US4994399A (en) | Method of gettering heavy-metal impurities from silicon substrates by laser-assisted intrinsic gettering | |
| JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| JP3298713B2 (ja) | 半導体基板の熱処理方法 | |
| JP3080501B2 (ja) | シリコンウェーハの製造方法 | |
| JP3144378B2 (ja) | 固体撮像装置の製造方法 | |
| JP3811582B2 (ja) | シリコン基板の熱処理方法およびその基板を用いたエピタキシャルウェーハの製造方法 | |
| JP3022045B2 (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JP3294723B2 (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JPH0350186A (ja) | イントリンジック・ゲッタリング方法 | |
| JPH05275436A (ja) | シリコンウエーハの熱処理方法 | |
| JP4149014B2 (ja) | 半導体装置の製造方法 | |
| JPH05218051A (ja) | イントリンシックゲッタリング処理方法 | |
| JPH03155136A (ja) | ゲッタリング方法 | |
| JP2004056132A (ja) | 半導体ウェーハの製造方法 | |
| JPH08250504A (ja) | 半導体装置の製造方法 | |
| JPH1092761A (ja) | シリコンウエーハの製造方法 | |
| EP1914796B1 (en) | Method of forming non-oxygen precipitating Czochralski silicon wafers | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH1192300A (ja) | 半導体基板の製造方法 | |
| JPH04207036A (ja) | イントリンシック・ゲッタリング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020402 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |