JP2606430B2 - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JP2606430B2 JP2606430B2 JP2264361A JP26436190A JP2606430B2 JP 2606430 B2 JP2606430 B2 JP 2606430B2 JP 2264361 A JP2264361 A JP 2264361A JP 26436190 A JP26436190 A JP 26436190A JP 2606430 B2 JP2606430 B2 JP 2606430B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- oxygen concentration
- semiconductor
- internal defects
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体基板に関し、特に高集積回路装置に
使用する半導体基板に関する。
使用する半導体基板に関する。
最近の半導体産業の進歩はめざましくASIC等の半導体
装置のチップサイズの拡大やCZの引き上げ技術の向上に
より、半導体基板が大口径化している。
装置のチップサイズの拡大やCZの引き上げ技術の向上に
より、半導体基板が大口径化している。
さらに、半導体装置の集積度も、飛躍的に増大し、そ
れと同時に、欠陥密度をも減少させていかなければ期待
した歩留りを得ることができなくなってきている。例え
ば、チップサイズが２倍に、集積度が２倍になったとす
れば、単純に４倍以上従来よりむずかしくなったことに
なる。そこで、半導体基板の面積を４倍以上にしなけれ
ば従来と同じ良品数を得ることはできない。
れと同時に、欠陥密度をも減少させていかなければ期待
した歩留りを得ることができなくなってきている。例え
ば、チップサイズが２倍に、集積度が２倍になったとす
れば、単純に４倍以上従来よりむずかしくなったことに
なる。そこで、半導体基板の面積を４倍以上にしなけれ
ば従来と同じ良品数を得ることはできない。
しかし、実際は、半導体基板の面積を４倍にして、従
来と同じ品質の半導体基板を提供することはむずかし
い。
来と同じ品質の半導体基板を提供することはむずかし
い。
そこで、半導体基板を大口径化することにより、発生
する問題点をあげると、CZで引き上げるときのインゴッ
トの熱容量は、その口径が大きくなれば、なるほど大き
くなり、冷えにくくなる。CZの引き上げでは、常にるつ
ぼ等から入り込んだ酸素が過飽和にあり、析出して、積
層欠陥の核になり易い。いいかえると、半導体基板が大
口径化するということは、CZの引き上げ時の熱容量が大
きいため、冷えにくく、内部に入り込んだ、過飽和の酸
素が析出し、積層欠陥を発生し易くなっているというこ
とである。同じ格子間酸素濃度であっても、大口径の半
導体基板は、半導体装置形成時に、内部で、核から成長
した積層欠陥が表面に現われ易く、そのため、半導体装
置の歩留りを著しく低下させる。従って、半導体基板の
品質は、大径化になればなる程低下していくことにな
る。
する問題点をあげると、CZで引き上げるときのインゴッ
トの熱容量は、その口径が大きくなれば、なるほど大き
くなり、冷えにくくなる。CZの引き上げでは、常にるつ
ぼ等から入り込んだ酸素が過飽和にあり、析出して、積
層欠陥の核になり易い。いいかえると、半導体基板が大
口径化するということは、CZの引き上げ時の熱容量が大
きいため、冷えにくく、内部に入り込んだ、過飽和の酸
素が析出し、積層欠陥を発生し易くなっているというこ
とである。同じ格子間酸素濃度であっても、大口径の半
導体基板は、半導体装置形成時に、内部で、核から成長
した積層欠陥が表面に現われ易く、そのため、半導体装
置の歩留りを著しく低下させる。従って、半導体基板の
品質は、大径化になればなる程低下していくことにな
る。
第５図は格子間酸素濃度に対する内部欠陥の表面つき
出し率を４″φと５″φの同一熱条件及び５″φで前記
熱条件をさらに厳しくするため、高温処理の時間を２倍
にしたときの関係のグラフを示したものである。
出し率を４″φと５″φの同一熱条件及び５″φで前記
熱条件をさらに厳しくするため、高温処理の時間を２倍
にしたときの関係のグラフを示したものである。
このグラフからも、わかるように、４″φ半導体基板
の表面に内部欠陥がつき出し始める格子間酸素濃度は、
15×1017atoms/cm2であったのに対して、５″φ半導体
基板では、同一熱条件で12×1017atoms/cm2と低下して
いる。また、さらに厳しい熱条件で行なうとさらに低下
してくる。また、第６図は、内部欠陥が表面につき出し
ていることを示した断面図である。このように半導体基
板の大口径化は品質を悪くし、半導体装置の歩留りを著
しく低下せしめることになる。
の表面に内部欠陥がつき出し始める格子間酸素濃度は、
15×1017atoms/cm2であったのに対して、５″φ半導体
基板では、同一熱条件で12×1017atoms/cm2と低下して
いる。また、さらに厳しい熱条件で行なうとさらに低下
してくる。また、第６図は、内部欠陥が表面につき出し
ていることを示した断面図である。このように半導体基
板の大口径化は品質を悪くし、半導体装置の歩留りを著
しく低下せしめることになる。
また、最近では、表面近傍を無欠陥層に、内部に欠陥
を作り込むDZ−IG法があるが、バイポーラ型やバイ−CM
OS型半導体装置に適用することは、埋込N+領域に内部欠
陥がつき出し易いことからむずかしい。それは埋込N+を
形成する工程において、原子半径が大きく、拡散係数の
小さいひ素やアンチモンの不純物を高濃度で高温熱処理
を行ない拡散するため、接合の近傍で歪を生じ、そこ
に、内部欠陥が集まってくるためである。実際に、埋込
N+領域に内部欠陥がつき出し、歩留りを低下させてい
た。
を作り込むDZ−IG法があるが、バイポーラ型やバイ−CM
OS型半導体装置に適用することは、埋込N+領域に内部欠
陥がつき出し易いことからむずかしい。それは埋込N+を
形成する工程において、原子半径が大きく、拡散係数の
小さいひ素やアンチモンの不純物を高濃度で高温熱処理
を行ない拡散するため、接合の近傍で歪を生じ、そこ
に、内部欠陥が集まってくるためである。実際に、埋込
N+領域に内部欠陥がつき出し、歩留りを低下させてい
た。
本発明の目的は、半導体基板を大径化しても、酸素を
核として発生する内部欠陥（積層欠陥）が表面まで成長
しないようにし、半導体基板表面に形成する半導体装置
の歩留りを向上させることができる半導体基板を提供す
ることにある。
核として発生する内部欠陥（積層欠陥）が表面まで成長
しないようにし、半導体基板表面に形成する半導体装置
の歩留りを向上させることができる半導体基板を提供す
ることにある。
本発明の埋込N+型領域を形成する半導体基板は、高温
熱処理を行なうことにより、表面から酸素を外方拡散
し、12×1017atoms/cm2以下の低酸素領域を表面から、3
0μｍ以上有し、内部に発生する積層欠陥が表面まで届
かないようにしている。
熱処理を行なうことにより、表面から酸素を外方拡散
し、12×1017atoms/cm2以下の低酸素領域を表面から、3
0μｍ以上有し、内部に発生する積層欠陥が表面まで届
かないようにしている。
次に本発明について、図面を参照して説明する。
第１図は、半導体基板に高温熱処理を窒素雰囲気で行
なったときの酸素が半導体基板表面から、外方拡散した
ことを示したグラフである。格子間酸素濃度が表面に近
づくに従って減衰していることがわかる。
なったときの酸素が半導体基板表面から、外方拡散した
ことを示したグラフである。格子間酸素濃度が表面に近
づくに従って減衰していることがわかる。
この熱処理は、高温であればあるほど、処理時間が長
ければ長い程、より表面から深い所から格子間酸素濃度
が減衰する。
ければ長い程、より表面から深い所から格子間酸素濃度
が減衰する。
第２図は、高温熱処理の温度及び時間を一定として、
半導体基板の格子間酸素濃度と12×1017atoms/cm2にな
る表面からの距離（この距離を低〔Oi〕幅と呼ぶ）との
関係を示したものである。ここで、12×1017atoms/cm2
を選んだ理由は、第３図から、内部欠陥が表面につき出
さない限界の濃度として、とらえたからである。
半導体基板の格子間酸素濃度と12×1017atoms/cm2にな
る表面からの距離（この距離を低〔Oi〕幅と呼ぶ）との
関係を示したものである。ここで、12×1017atoms/cm2
を選んだ理由は、第３図から、内部欠陥が表面につき出
さない限界の濃度として、とらえたからである。
また、内部欠陥（積層欠陥）は、半導体装置を形成す
る過程で最大30μまで成長するため少なくとも、低〔O
i〕幅は、30μ以上、必要である。この場合半導体基板
の格子間酸素濃度は、15×1017atoms/cm2以下である
が、熱処理条件によって、低〔Oi〕幅を30μ以上とする
ための格子間酸素濃度の限界値は、変化する。つまり、
温度を低くめたり、時間を短かくすると格子間酸素濃度
の限界値を低くしなければならない。
る過程で最大30μまで成長するため少なくとも、低〔O
i〕幅は、30μ以上、必要である。この場合半導体基板
の格子間酸素濃度は、15×1017atoms/cm2以下である
が、熱処理条件によって、低〔Oi〕幅を30μ以上とする
ための格子間酸素濃度の限界値は、変化する。つまり、
温度を低くめたり、時間を短かくすると格子間酸素濃度
の限界値を低くしなければならない。
このようにすることにより半導体装置の形成時、特
に、埋込N+に形成時に、内部欠陥が埋込N+領域につき出
さなくなり、第４図に示すように半導体装置の歩留りを
向上させることができる 〔発明の効果〕 以上説明したように、本発明は、半導体基板に高温熱
処理を行なうことによって、半導体基板の表面近傍を30
μｍ以上低酸素にして、酸素を核として、発生する内部
欠陥（積層欠陥）が、成長しないようにし、半導体基板
表面に形成する半導体装置の歩留りを向上させるという
効果を有する。
に、埋込N+に形成時に、内部欠陥が埋込N+領域につき出
さなくなり、第４図に示すように半導体装置の歩留りを
向上させることができる 〔発明の効果〕 以上説明したように、本発明は、半導体基板に高温熱
処理を行なうことによって、半導体基板の表面近傍を30
μｍ以上低酸素にして、酸素を核として、発生する内部
欠陥（積層欠陥）が、成長しないようにし、半導体基板
表面に形成する半導体装置の歩留りを向上させるという
効果を有する。
第１図は、半導体基板に高温熱処理を窒素雰囲気で行な
ったとき酸素が半導体基板表面から、外方拡散したこと
を示すグラフ、第２図は、高温熱処理温度・時間を一定
として、半導体基板の格子間酸素濃度と、12×1017atom
s/cm2になる表面からの距離（低〔Oi〕幅）との関係を
示したグラフ、第３図は、本発明の高温熱処理を行なっ
た半導体基板を半導体装置を形成する途中工程で調査し
た内部欠陥の分布を示した断面図、第４図は、低〔Oi〕
幅と素子歩留りの関係を示したグラフ、第５図は、従来
の半導体基板で、格子間酸素濃度と内部欠陥の表面つき
出し率を示したグラフ、第６図は、従来の半導体基板を
用いて半導体装置を形成したとき、内部欠陥がつき出し
ている様子を示す断面図である。 １……OSF、２……酸素の析出物。
ったとき酸素が半導体基板表面から、外方拡散したこと
を示すグラフ、第２図は、高温熱処理温度・時間を一定
として、半導体基板の格子間酸素濃度と、12×1017atom
s/cm2になる表面からの距離（低〔Oi〕幅）との関係を
示したグラフ、第３図は、本発明の高温熱処理を行なっ
た半導体基板を半導体装置を形成する途中工程で調査し
た内部欠陥の分布を示した断面図、第４図は、低〔Oi〕
幅と素子歩留りの関係を示したグラフ、第５図は、従来
の半導体基板で、格子間酸素濃度と内部欠陥の表面つき
出し率を示したグラフ、第６図は、従来の半導体基板を
用いて半導体装置を形成したとき、内部欠陥がつき出し
ている様子を示す断面図である。 １……OSF、２……酸素の析出物。
Claims (1)
- 【請求項１】高温熱処理を行なうことにより、表面から
酸素を外方拡散してなり、埋込N+型領域を形成する半導
体基板において、12×1017atoms/cm3以下の低酸素濃領
域を表面から30μｍ以上有していることを特徴とする半
導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264361A JP2606430B2 (ja) | 1990-10-01 | 1990-10-01 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264361A JP2606430B2 (ja) | 1990-10-01 | 1990-10-01 | 半導体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04139811A JPH04139811A (ja) | 1992-05-13 |
| JP2606430B2 true JP2606430B2 (ja) | 1997-05-07 |
Family
ID=17402091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2264361A Expired - Fee Related JP2606430B2 (ja) | 1990-10-01 | 1990-10-01 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606430B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2518378B2 (ja) * | 1989-02-08 | 1996-07-24 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1990
- 1990-10-01 JP JP2264361A patent/JP2606430B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04139811A (ja) | 1992-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5753649B2 (ja) | 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体 | |
| EP2110466B1 (en) | Silicon single crystal manufacturing method | |
| JPH0684925A (ja) | 半導体基板およびその処理方法 | |
| US7435294B2 (en) | Method for manufacturing silicon single crystal, and silicon wafer | |
| JPH0475655B2 (ja) | ||
| DE112014002781B9 (de) | Verfahren zur Kontrolle der Sauerstoffpräzipitation in stark dotierten Siliciumwafern, geschnitten aus nach dem Czochralski-Verfahren gezüchteten Ingots, und Silicumwafer | |
| JP2001181090A (ja) | 単結晶の製造方法 | |
| DE69900481T2 (de) | Verfahren zur Herstellung eines einkristallinen Siliciumwafers und durch das Verfahren hergestellte einkristalline Siliciumwafer | |
| US6626994B1 (en) | Silicon wafer for epitaxial wafer, epitaxial wafer, and method of manufacture thereof | |
| US5951755A (en) | Manufacturing method of semiconductor substrate and inspection method therefor | |
| JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| JP3232168B2 (ja) | 半導体基板およびその製造方法ならびにその半導体基板を用いた半導体装置 | |
| JP3771737B2 (ja) | シリコン単結晶ウエーハの製造方法 | |
| JP4189041B2 (ja) | 半導体基板の製造方法およびその検査方法 | |
| US4564416A (en) | Method for producing a semiconductor device | |
| WO2004007815A1 (ja) | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 | |
| JP2606430B2 (ja) | 半導体基板 | |
| US5574307A (en) | Semiconductor device and method of producing the same | |
| JP2002198375A (ja) | 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ | |
| JP4107628B2 (ja) | シリコンウェーハにｉｇ効果を付与するための前熱処理方法 | |
| Dornberger et al. | Silicon crystals for future requirements of 300 mm wafers | |
| JP3022045B2 (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JP3294723B2 (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JP3294722B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JPS639745B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |