JPS58210627A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58210627A JPS58210627A JP9388982A JP9388982A JPS58210627A JP S58210627 A JPS58210627 A JP S58210627A JP 9388982 A JP9388982 A JP 9388982A JP 9388982 A JP9388982 A JP 9388982A JP S58210627 A JPS58210627 A JP S58210627A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- silicon semiconductor
- oxygen
- specific resistance
- carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000001301 oxygen Substances 0.000 claims abstract description 20
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 20
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 18
- 238000005247 gettering Methods 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 230000000694 effects Effects 0.000 claims abstract description 5
- 230000007547 defect Effects 0.000 abstract description 18
- 239000013078 crystal Substances 0.000 abstract description 6
- 238000001514 detection method Methods 0.000 abstract description 2
- 238000005259 measurement Methods 0.000 abstract description 2
- 101100491857 Columba livia ASL gene Proteins 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 18
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 235000012149 noodles Nutrition 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は半導体装置の製造方法に関し、特に半導体基板
の底面近傍を無結晶欠陥化し、半導体基板内に結晶欠陥
析出領域を形成する工程を有する半導体装置の製造方法
に関する。
の底面近傍を無結晶欠陥化し、半導体基板内に結晶欠陥
析出領域を形成する工程を有する半導体装置の製造方法
に関する。
近年半導体集積回路素子等の半導体素子はよシ集積度の
高いものが要求され、それに伴い半導体基板はますます
欠陥の少ない高品質のものが要求されている。しかしシ
リコン基板等半導体基板中には半導体結晶成長工程にお
いて結晶中に誘起された欠陥と素子形成工程中の熱処理
工程において結晶内部に含まれている酸素や炭素等の不
純物が原因となって発生する欠陥（所論、微小欠陥や積
層欠陥）等が存在している。これら各種欠陥は半導体装
置の特性に悪影舎を及はし歩留シを低下させる原因とな
る。
高いものが要求され、それに伴い半導体基板はますます
欠陥の少ない高品質のものが要求されている。しかしシ
リコン基板等半導体基板中には半導体結晶成長工程にお
いて結晶中に誘起された欠陥と素子形成工程中の熱処理
工程において結晶内部に含まれている酸素や炭素等の不
純物が原因となって発生する欠陥（所論、微小欠陥や積
層欠陥）等が存在している。これら各種欠陥は半導体装
置の特性に悪影舎を及はし歩留シを低下させる原因とな
る。
これらの欠陥を防止する為に従来牛導体素子形成工程前
に半導体基板裏面に傷を形成したシ或いはイオン注入を
行って欠陥の吸収源を予め形成しておくことにより加熱
処理工程において発生する微小欠陥等を上記吸収源忙ゲ
ッタさせる方法が行なわれて来た。
に半導体基板裏面に傷を形成したシ或いはイオン注入を
行って欠陥の吸収源を予め形成しておくことにより加熱
処理工程において発生する微小欠陥等を上記吸収源忙ゲ
ッタさせる方法が行なわれて来た。
一方最近酸素不純物をある程度多く含んだ半導体基板を
熱処理して半導体基板内の底面近傍にある余剰な酸素不
純物を半導体基板外へ拡散させ半導体基板の内部のみに
酸素析出物（Ｓｉｘｔｙ）あるいはそれに起因する欠陥
を作シ、この欠陥に素子形成工程中に発生する微小欠陥
や積層欠陥のもととなる余分な原子をゲッタさせ半導体
基板表面に無欠陥層（ＤｅｈｕｄｅｄＺｏｎｅ ）を形
成する所謂イントリンシックゲッタリング（Ｉｎｔｒｉ
ｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ）法が夾用化されつつあ
る。
熱処理して半導体基板内の底面近傍にある余剰な酸素不
純物を半導体基板外へ拡散させ半導体基板の内部のみに
酸素析出物（Ｓｉｘｔｙ）あるいはそれに起因する欠陥
を作シ、この欠陥に素子形成工程中に発生する微小欠陥
や積層欠陥のもととなる余分な原子をゲッタさせ半導体
基板表面に無欠陥層（ＤｅｈｕｄｅｄＺｏｎｅ ）を形
成する所謂イントリンシックゲッタリング（Ｉｎｔｒｉ
ｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ）法が夾用化されつつあ
る。
従来技術と問題点
かかるイントリンシックゲッタリング法（以下ＩＧ法と
称する）における熱処理温度、時間については、様々な
組合わせが報告されているが、一般には前記半導体基板
の素面近傍の酸素（０，）を外方拡散する条件としては
１０００（℃）以上の温度、数時間以上が選択され、半
導体基板の内部に欠陥の俵を形成する条件としては６５
０〜５ｏｏ（℃） 程の温度、数〜数１０時間が選択
されている０かかる半導体基板の内部に欠陥の核を形成
する低温熱処理工程社、有効であり、提案されたＩＧ法
のほとんどに含まれている（。
称する）における熱処理温度、時間については、様々な
組合わせが報告されているが、一般には前記半導体基板
の素面近傍の酸素（０，）を外方拡散する条件としては
１０００（℃）以上の温度、数時間以上が選択され、半
導体基板の内部に欠陥の俵を形成する条件としては６５
０〜５ｏｏ（℃） 程の温度、数〜数１０時間が選択
されている０かかる半導体基板の内部に欠陥の核を形成
する低温熱処理工程社、有効であり、提案されたＩＧ法
のほとんどに含まれている（。
ところがかかる低温熱処理を施すと、半導体基板中にド
ナーが生じ、半導体基板の比抵抗が著しく変化すること
が見い出された０（例えばＡ、Ｋａｎａｍｏｒｌ ｅｔ
ａＩ、 Ｊ、ＩＡＰｐＩＳｐｈ７．５Ｑ、 ８０９５
（１９７９）、Ａ、 Ｃａｚｃａｒｒａ ｅｔａＩ、
ＪＳＡｌ）ｐＩＳｐｈｙ、 ５Ｌ４２０６ （１９８０
））かかるドナーの発生機構あるいは発生原因について
は明らかにされていがい。
ナーが生じ、半導体基板の比抵抗が著しく変化すること
が見い出された０（例えばＡ、Ｋａｎａｍｏｒｌ ｅｔ
ａＩ、 Ｊ、ＩＡＰｐＩＳｐｈ７．５Ｑ、 ８０９５
（１９７９）、Ａ、 Ｃａｚｃａｒｒａ ｅｔａＩ、
ＪＳＡｌ）ｐＩＳｐｈｙ、 ５Ｌ４２０６ （１９８０
））かかるドナーの発生機構あるいは発生原因について
は明らかにされていがい。
発明の目的
本発明は上記間馳点を解決し、低温 （６５０〜８００
℃）熱処理を有するＩＧ法において比抵抗変化を防止し
得る半導体装置の製造方法を提供しようとするものであ
る。
℃）熱処理を有するＩＧ法において比抵抗変化を防止し
得る半導体装置の製造方法を提供しようとするものであ
る。
発明の構成
このため本発明によれは、イントリンシックゲッタリン
グ効果を生ずるに十分な酸素を含有し、且つ炭素の含有
量が０．１（ｐＰｍａ ）以下のシリコン半導体基板を
用いて、該シリコン半導体基板内に結晶欠陥検出領域を
形成する熱処理を施す工程を有することを特徴とする半
導体装置の製造方法が提供される。
グ効果を生ずるに十分な酸素を含有し、且つ炭素の含有
量が０．１（ｐＰｍａ ）以下のシリコン半導体基板を
用いて、該シリコン半導体基板内に結晶欠陥検出領域を
形成する熱処理を施す工程を有することを特徴とする半
導体装置の製造方法が提供される。
発明者らは先に、イントリンシックゲッタリング法にお
ける６５０〜８００〔℃〕の低温熱処理において生じる
比抵抗の変化と、シリコン半導体基板の酸素含有量とに
相関関係があり、酸素含有量が３４（ｐｐｍａ ）以下
であればほとんど比抵抗変化がない３− ことを見い出している。
ける６５０〜８００〔℃〕の低温熱処理において生じる
比抵抗の変化と、シリコン半導体基板の酸素含有量とに
相関関係があり、酸素含有量が３４（ｐｐｍａ ）以下
であればほとんど比抵抗変化がない３− ことを見い出している。
本発明は、同様に６５０〜ｓｏｏ〔℃）の熱処理におい
て生じる比抵抗の変化と、シリコン半導体基板の炭素含
有量との関係に着目し、かかる比抵抗の変化を十分に抑
餉することができる炭素含有量を提供しようとするもの
である。
て生じる比抵抗の変化と、シリコン半導体基板の炭素含
有量との関係に着目し、かかる比抵抗の変化を十分に抑
餉することができる炭素含有量を提供しようとするもの
である。
以下本発明を実施例をもって詳細に説明する。
発明の実施例
市販されているシリコン（ｓＢ半導体基板に対し、イン
トリンシックゲッタリング法（ＩＧ法）における低温熱
処理を施して、かかるシリロン半導体基板内に含まれる
炭素の童と該シリコン半導体基板の比抵抗の変化量を測
定した０ シリコン半導体基板としては、チ冒りラルスキ抗７〜２
３（麺）のＰ型シリコン牛導体基板を用いた。
トリンシックゲッタリング法（ＩＧ法）における低温熱
処理を施して、かかるシリロン半導体基板内に含まれる
炭素の童と該シリコン半導体基板の比抵抗の変化量を測
定した０ シリコン半導体基板としては、チ冒りラルスキ抗７〜２
３（麺）のＰ型シリコン牛導体基板を用いた。
かかるシリコン半導体基板中の酸素並びに炭素の含有量
は、フーリエ変換型赤外分光器によシ側４一 定し、換算係数は文献ＡＳＴＭ（Ｆ１２１−７９．Ｆ１
２３−７４）に従った。また比抵抗値は４点法により求
めた。
は、フーリエ変換型赤外分光器によシ側４一 定し、換算係数は文献ＡＳＴＭ（Ｆ１２１−７９．Ｆ１
２３−７４）に従った。また比抵抗値は４点法により求
めた。
かかるシリコン半導体基板に対して、脅素（Ｎ２）雰囲
気中において７００（℃）、３〜９６時間の熱処理を施
した。
気中において７００（℃）、３〜９６時間の熱処理を施
した。
かかる熱処理の前彼における、尚防シリコン半導体基板
の炭素含有量（ＣＢ）、酸素減少ｔ（べ刀）並びに比抵
抗変化率（△ρ／ρ）の関係を前記測定法によシ求めた
ところ、図に示される結果が得られた０ 図において、線ａは、炭素含有量（ＣＢ）が１．４８（
ｐ ｐｍａ ）のシリコン半導体基板の酸素減少量（Δ
０１）に対する比抵抗変化率（△ρ／ρ）を示し、線す
は、炭素食肩量が０．４乃至０．９７ （ｐＰｍａ ）
のシリコン半導体基板の酸素減少量に対する比抵抗変化
率を示し、史に線Ｃは、炭素含有量が０．１（ｐ ｐｍ
ａ ）以下のシリコン半導体基板の酸素減少量に対する
比抵抗変化率を示す０ かかる図よシ明らかな如く、同じ酸素減少量に対して、
炭素含有量が大きなシリコン半導体装置程、比抵抗変化
率が大きい０すなわちかかる抵温熱処理時に当朕シリコ
ン牛導体基板内部において発生するドナー不純物の発生
量が多い。
の炭素含有量（ＣＢ）、酸素減少ｔ（べ刀）並びに比抵
抗変化率（△ρ／ρ）の関係を前記測定法によシ求めた
ところ、図に示される結果が得られた０ 図において、線ａは、炭素含有量（ＣＢ）が１．４８（
ｐ ｐｍａ ）のシリコン半導体基板の酸素減少量（Δ
０１）に対する比抵抗変化率（△ρ／ρ）を示し、線す
は、炭素食肩量が０．４乃至０．９７ （ｐＰｍａ ）
のシリコン半導体基板の酸素減少量に対する比抵抗変化
率を示し、史に線Ｃは、炭素含有量が０．１（ｐ ｐｍ
ａ ）以下のシリコン半導体基板の酸素減少量に対する
比抵抗変化率を示す０ かかる図よシ明らかな如く、同じ酸素減少量に対して、
炭素含有量が大きなシリコン半導体装置程、比抵抗変化
率が大きい０すなわちかかる抵温熱処理時に当朕シリコ
ン牛導体基板内部において発生するドナー不純物の発生
量が多い。
イントリンシックゲッタリング法においてとられる低温
熱処！（６５０〜５ｏｏ（’ｃ）の時間は一般に２４時
間以下である。かかる熱処理条件における酸素減少量は
ｓ［ｐｐｍａ）以下である。
熱処！（６５０〜５ｏｏ（’ｃ）の時間は一般に２４時
間以下である。かかる熱処理条件における酸素減少量は
ｓ［ｐｐｍａ）以下である。
従って、前記測定結果よりも明らかなように、炭素含有
量がｏ、１（ｐｐｍａ）（５ｘｉＯｕ（原子／−刀以下
のシリコン半導体基板であれば、酸素減少量が５（ｐｐ
ｍａ、ｌ以下の熱処理において、比抵抗変化率を１０〔
チ〕未満に抑制することができる。
量がｏ、１（ｐｐｍａ）（５ｘｉＯｕ（原子／−刀以下
のシリコン半導体基板であれば、酸素減少量が５（ｐｐ
ｍａ、ｌ以下の熱処理において、比抵抗変化率を１０〔
チ〕未満に抑制することができる。
なお、かかるイントリンシックゲッタリング効果を発生
させるに必要な酸素含有量は、熱処理温度、時間及びそ
の組合せにより異るが、少なくとも２５〜３０（ｐｐｍ
ａ）以上の含有量とされることが基板中に含有される炭
素の量を０．１［ｐ ｐｍａ ］以下とすることＫより
、当該シリコン半導体基１鉢に対してイントリンシック
ゲッタリング効果をもたらす低温熱処理を施しても、当
該シリコン半導体基板の比抵抗の変化を極めて小さな値
に抑制することができる。
させるに必要な酸素含有量は、熱処理温度、時間及びそ
の組合せにより異るが、少なくとも２５〜３０（ｐｐｍ
ａ）以上の含有量とされることが基板中に含有される炭
素の量を０．１［ｐ ｐｍａ ］以下とすることＫより
、当該シリコン半導体基１鉢に対してイントリンシック
ゲッタリング効果をもたらす低温熱処理を施しても、当
該シリコン半導体基板の比抵抗の変化を極めて小さな値
に抑制することができる。
従って、かかるシリコン半導体基板を用いた半導体装置
の製造歩留り、信頼性を高めることができる。
の製造歩留り、信頼性を高めることができる。
図は本発明にかかる、シリコン半導体基板の炭素含有量
と比抵抗変化率との関係を示すグラフである。
と比抵抗変化率との関係を示すグラフである。
Claims (1)
- 【特許請求の範囲】 イントリンシックゲッタリング効果を生ずるに十分な酸
素を含有し、且つ炭素の含有量が０．１〔ｐｐｍａ）以
下のシリコン半導体基板を用いて、該半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9388982A JPS58210627A (ja) | 1982-06-01 | 1982-06-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9388982A JPS58210627A (ja) | 1982-06-01 | 1982-06-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58210627A true JPS58210627A (ja) | 1983-12-07 |
Family
ID=14095040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9388982A Pending JPS58210627A (ja) | 1982-06-01 | 1982-06-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58210627A (ja) |
-
1982
- 1982-06-01 JP JP9388982A patent/JPS58210627A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5772553B2 (ja) | シリコン単結晶の評価方法およびシリコン単結晶の製造方法 | |
| JP2000044389A (ja) | エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ | |
| JPH05291097A (ja) | シリコン基板およびその製造方法 | |
| JP3080501B2 (ja) | シリコンウェーハの製造方法 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPS58210627A (ja) | 半導体装置の製造方法 | |
| WO1992005578A1 (en) | Semiconductor device manufacturing process | |
| JP2725460B2 (ja) | エピタキシャルウェハーの製造方法 | |
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JPS5818929A (ja) | 半導体装置の製造方法 | |
| JPS6326541B2 (ja) | ||
| JPH11297704A (ja) | 酸素析出物密度の評価方法 | |
| JPH077768B2 (ja) | 半導体装置の製造方法 | |
| JPH023539B2 (ja) | ||
| JP3220961B2 (ja) | エピタキシャル半導体ウエーハの製造方法 | |
| JP3238957B2 (ja) | シリコンウェーハ | |
| Claeys et al. | Impact of high temperature processing on bulk defects in czochralski silicon | |
| JPS5994809A (ja) | 半導体素子の製造方法 | |
| JPH09199379A (ja) | 高品位エピタキシャルウエハ及びその製造方法 | |
| WO2001018285A1 (fr) | Plaquette et procede de fabrication de la plaquette | |
| JPS58204541A (ja) | 半導体装置の製造方法 | |
| JPS594128A (ja) | 半導体装置の製造方法 | |
| JPS631037A (ja) | エピタキシヤルウエハ及びその製造方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH0319687B2 (ja) |