JPS5815394A - 通話路メモリの二重化方式 - Google Patents
通話路メモリの二重化方式Info
- Publication number
- JPS5815394A JPS5815394A JP11301281A JP11301281A JPS5815394A JP S5815394 A JPS5815394 A JP S5815394A JP 11301281 A JP11301281 A JP 11301281A JP 11301281 A JP11301281 A JP 11301281A JP S5815394 A JPS5815394 A JP S5815394A
- Authority
- JP
- Japan
- Prior art keywords
- information
- memory
- channel memory
- communication path
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
部分！二重化し．通話路メモリ障害発生！検出のと１き
予備メモリへ切換える方式ＫＩＩＩＴる。
予備メモリへ切換える方式ＫＩＩＩＴる。
一般に時分割交換機では制撫・系，通話路系７所謂完全
二１化システムとして構成し，障杏検出されたと１！障
′＠側装許の動作を停止し他方側のみで動作させること
が行なわれている。轡にデータ伝送を行なう７１！１信
νステムにおいて，伝送中のノイズ等間欠的障讐の及ば
Ｔ影響は大きいから，完全二重化が行なわれ．誤り検出
のときは系＃Ｉｅｖ一挙に切換える方法や．また、単発
的誤りの替金も必す切換えると，′その誤り発住毎に．
交換動作の停止が起き．交換サービスの低下をまね（た
め２〜３回同一エラーカー繰返されたとぎ，系統を切換
える方法力１とられて％−する。
二１化システムとして構成し，障杏検出されたと１！障
′＠側装許の動作を停止し他方側のみで動作させること
が行なわれている。轡にデータ伝送を行なう７１！１信
νステムにおいて，伝送中のノイズ等間欠的障讐の及ば
Ｔ影響は大きいから，完全二重化が行なわれ．誤り検出
のときは系＃Ｉｅｖ一挙に切換える方法や．また、単発
的誤りの替金も必す切換えると，′その誤り発住毎に．
交換動作の停止が起き．交換サービスの低下をまね（た
め２〜３回同一エラーカー繰返されたとぎ，系統を切換
える方法力１とられて％−する。
かかる方法においては．単Ｋｔ声イー号Ｗ父換する場合
は問題とならないとしても，ディジタルデータを交換す
る場合には，誤ったデータをそのまま出力子ΦことＫな
り，ディジタルデータｖｔめた頒伯網においては個籾良
カー低下してししまう。
は問題とならないとしても，ディジタルデータを交換す
る場合には，誤ったデータをそのまま出力子ΦことＫな
り，ディジタルデータｖｔめた頒伯網においては個籾良
カー低下してししまう。
本発明の目的は前述の欠点を改番し通話路系の部分的な
二重化ン？′Ｔなうことで誤り発生に即応性があり且つ
経済的な癲話路切換が可舵となる通話路メモリの二重化
方式を提供すること忙ある。
二重化ン？′Ｔなうことで誤り発生に即応性があり且つ
経済的な癲話路切換が可舵となる通話路メモリの二重化
方式を提供すること忙ある。
以下図面に示す本発明の笑り例について説明する。第１
図においてＢＰＭＯは主通話路メそり、８ＰＭ１．はａ
＋途話路メモリであってｅ’ｙａ人者からの通話路情報
は同時に８アＭｅ、ＢＰＭ１に１込まれる。主通話路メ
モ１７ ＢＰＭＯＫは前記通話路情報以外にパリティビ
ット発生器ＰＧＫより発生させたパリティビットＺ挿入
してメモリに格納Ｔる。ｌタイムスロットサイクルで魯
ぎ込み（ロ）、１！Ｆみ出しく３）が行なわれｐ出しサ
イクルで６７１７ツプ７０ツブシ１１によりタイムスロ
ット半分の時間でＰみ出されｚ４−号ンｌスロット時間
維持した４８号とＴる。働２図Ｋｋ１作タイムチャート
を示し信号波形な対応させて示し■→Ｏの信号となる。
図においてＢＰＭＯは主通話路メそり、８ＰＭ１．はａ
＋途話路メモリであってｅ’ｙａ人者からの通話路情報
は同時に８アＭｅ、ＢＰＭ１に１込まれる。主通話路メ
モ１７ ＢＰＭＯＫは前記通話路情報以外にパリティビ
ット発生器ＰＧＫより発生させたパリティビットＺ挿入
してメモリに格納Ｔる。ｌタイムスロットサイクルで魯
ぎ込み（ロ）、１！Ｆみ出しく３）が行なわれｐ出しサ
イクルで６７１７ツプ７０ツブシ１１によりタイムスロ
ット半分の時間でＰみ出されｚ４−号ンｌスロット時間
維持した４８号とＴる。働２図Ｋｋ１作タイムチャート
を示し信号波形な対応させて示し■→Ｏの信号となる。
■についてはパリティチェック。
回路ＦＯにおいてパリティチェックを行ないや艮のとき
は７リツプフロツ１シシ３で時間ｍ整′％：Ｔる。−１
加入省からの情報は銅通話路メモ１７９ア細１に格納さ
れ、フＩＪツブフロツブシ１４により時間訓整をして選
択＠ ＢＭＸ、’ｌで待機する。
は７リツプフロツ１シシ３で時間ｍ整′％：Ｔる。−１
加入省からの情報は銅通話路メモ１７９ア細１に格納さ
れ、フＩＪツブフロツブシ１４により時間訓整をして選
択＠ ＢＭＸ、’ｌで待機する。
パリティチェック後の信号は他の７リツプ７０ツブＦＦ
ｚを介し選択器８Ｆ！Ｉａ２の選択動作！司令する。フ
リップフロップＦν１−７１Ｐ３とアシ４とにより時間
関係！一致させ９選択器＆［，２Ｋより通常は主通話路
メモνの出力０！他の加入者宛の信号■としている。パ
リティチェック回路ＰＣにおいてパ１１ティエラー！検
出（即ち主通話路メモリの障害ン検出）したとぎは、７
９ツプフロツプシシ２の出力＠により選択器１１１Ｉ、
２ ′ｌｋ−切換え＊ ＪＩＪ辿話路メモダの出力■を
出力テる。第２図は動作波形図も示している。第３ゐ忙
おいてｎはＮと同じデータ！示しｎは副過鈷路メモリの
個について示している。
ｚを介し選択器８Ｆ！Ｉａ２の選択動作！司令する。フ
リップフロップＦν１−７１Ｐ３とアシ４とにより時間
関係！一致させ９選択器＆［，２Ｋより通常は主通話路
メモνの出力０！他の加入者宛の信号■としている。パ
リティチェック回路ＰＣにおいてパ１１ティエラー！検
出（即ち主通話路メモリの障害ン検出）したとぎは、７
９ツプフロツプシシ２の出力＠により選択器１１１Ｉ、
２ ′ｌｋ−切換え＊ ＪＩＪ辿話路メモダの出力■を
出力テる。第２図は動作波形図も示している。第３ゐ忙
おいてｎはＮと同じデータ！示しｎは副過鈷路メモリの
個について示している。
このようにして不発＃４によると系統全体について二厘
化了るのではなく９通話路メモリについてのみ二重化し
ているから構成が安価でテみ、誤り検出のとき誤った情
報を出力することなく、同１ａＫ動作している細洲粘路
メモリ伽の正しい情報ン迭出することができ通話路の細
軸が回よする。また雑音等に・よる通話路メモリの単発
的誤りに対し通話路ケ：１ｌｌｌ過Ｔる情報が失なわれ
ないため、ディジタルデータの通信において特に効果か
大きい。
化了るのではなく９通話路メモリについてのみ二重化し
ているから構成が安価でテみ、誤り検出のとき誤った情
報を出力することなく、同１ａＫ動作している細洲粘路
メモリ伽の正しい情報ン迭出することができ通話路の細
軸が回よする。また雑音等に・よる通話路メモリの単発
的誤りに対し通話路ケ：１ｌｌｌ過Ｔる情報が失なわれ
ないため、ディジタルデータの通信において特に効果か
大きい。
第１図は本発明の実施例を示すブロック構成図、
第２図は第１図の各４８号■〜■の動作タイムチャート
である。 ａＰＭＯ−−−主通話路メモリ ８ＰＭ１−一動通話路メモリ ＦＦＯ〜？ＩＰ４−・φフリップフロップアＣ・−パリ
ティチェック回路 ＣＭ −−ＩＩＩ御メ子メモリ ＯＮ ？−・・カウン
タ８ｍＬ＠、８１ｅＬ１．ＢＸＬ２・・・選択器％計出
−人 菖十辿株式会社
である。 ａＰＭＯ−−−主通話路メモリ ８ＰＭ１−一動通話路メモリ ＦＦＯ〜？ＩＰ４−・φフリップフロップアＣ・−パリ
ティチェック回路 ＣＭ −−ＩＩＩ御メ子メモリ ＯＮ ？−・・カウン
タ８ｍＬ＠、８１ｅＬ１．ＢＸＬ２・・・選択器％計出
−人 菖十辿株式会社
Claims (1)
- 【特許請求の範囲】 ディジタル化した情報の交換ン行なう時分割電子交ｍｌ
！Ｉにおいて、−り検出用情報を前記ディジタル情報と
共に記憶Ｔる主通話路メギリと、核主通話路メモリと同
一ディジタル情報を主通話路メそりと同Ｆ＃ＰＫ記憶Ｔ
る開通話路メモリと、主通話路メモリの吐出し情報誤り
検出回路と、主通話路メモリからのｔ報と開通話路メモ
リからの情報との時間関係ン一致させる回路と、主通話
路メモリからのｖＩ報と１１通話路メモリからの情報と
ン、誤り検出の結果により選択し出力する回路とを具惨
し、主通話路メモリの読出し情報噛り検出回路が誤りを
検出したとき。 適訳出力回路によりｊ１１１油話路メモリの情報ケ出力
さゼることをｌ￥ｆ微とＴる通話路メモリの二重化方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11301281A JPS5815394A (ja) | 1981-07-21 | 1981-07-21 | 通話路メモリの二重化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11301281A JPS5815394A (ja) | 1981-07-21 | 1981-07-21 | 通話路メモリの二重化方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5815394A true JPS5815394A (ja) | 1983-01-28 |
| JPH045315B2 JPH045315B2 (ja) | 1992-01-31 |
Family
ID=14601218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11301281A Granted JPS5815394A (ja) | 1981-07-21 | 1981-07-21 | 通話路メモリの二重化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5815394A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135698A (ja) * | 1984-07-27 | 1986-02-20 | Fujitsu Ltd | 時分割通話路装置の系選択方式 |
| JPS61169015A (ja) * | 1985-01-23 | 1986-07-30 | Hitachi Ltd | フリツプフロツプ回路 |
| US5096182A (en) * | 1984-10-19 | 1992-03-17 | Canon Kabushiki Kaisha | Cut sheet holding and feeding apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5176904A (ja) * | 1974-12-27 | 1976-07-03 | Nippon Telegraph & Telephone | Tokibunkatsutsuwaroyobihoshiki |
-
1981
- 1981-07-21 JP JP11301281A patent/JPS5815394A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5176904A (ja) * | 1974-12-27 | 1976-07-03 | Nippon Telegraph & Telephone | Tokibunkatsutsuwaroyobihoshiki |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6135698A (ja) * | 1984-07-27 | 1986-02-20 | Fujitsu Ltd | 時分割通話路装置の系選択方式 |
| US5096182A (en) * | 1984-10-19 | 1992-03-17 | Canon Kabushiki Kaisha | Cut sheet holding and feeding apparatus |
| JPS61169015A (ja) * | 1985-01-23 | 1986-07-30 | Hitachi Ltd | フリツプフロツプ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH045315B2 (ja) | 1992-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3403383A (en) | Integrated analog-digital switching system with modular message store-and-forward facilities | |
| JPS58118013A (ja) | デジタル・コード化されたデータ信号を再生する装置 | |
| US3760364A (en) | Electronic switching system | |
| FI77555B (fi) | System foer utbyte av kodade meddelande mellan stationer. | |
| JPS5815394A (ja) | 通話路メモリの二重化方式 | |
| RU97114237A (ru) | Способ и система для мультиплексирования/демультиплексирования элемента межпроцессорного обмена в режиме асинхронной передачи при обмене в режиме асинхронной передачи | |
| US6438719B1 (en) | Memory supervision | |
| US3636262A (en) | Translation data change circuits for telephone switching systems | |
| WO1996007254A1 (en) | Receiver | |
| JPS5991770A (ja) | 音声会議・デ−タ交換機 | |
| EP0321426B1 (en) | An error correction method in a switch and a switch provided with error correction means | |
| JP3401729B2 (ja) | スプリットバス制御回路 | |
| JPS6242419B2 (ja) | ||
| JPS63156465A (ja) | 時間スイツチ回路のデ−タ格納域監視方式 | |
| JPS61100064A (ja) | 時分割スイツチ通話路監視方式 | |
| US4491837A (en) | Logic selection module | |
| JPS6032391B2 (ja) | 時分割制御方式 | |
| JPH0563805A (ja) | タイムスロツト入替機能診断回路 | |
| JP2663624B2 (ja) | 二重化回路の無瞬断切替方式 | |
| SU1080217A1 (ru) | Резервированное запоминающее устройство | |
| KR840000246B1 (ko) | 에러(error) 처리장치를 갖춘 데이타 처리 시스템 | |
| SU1260970A2 (ru) | Устройство дл обмена данными между оперативной пам тью и периферийными устройствами | |
| JPS5966256A (ja) | 時分割スイツチの障害検出回路 | |
| KR20000013454U (ko) | 시분할 스위치 통화로 시험장치 | |
| JPH0338192A (ja) | 時分割スチッチ回路の自動試験方式 |