RU97114237A - Способ и система для мультиплексирования/демультиплексирования элемента межпроцессорного обмена в режиме асинхронной передачи при обмене в режиме асинхронной передачи - Google Patents
Способ и система для мультиплексирования/демультиплексирования элемента межпроцессорного обмена в режиме асинхронной передачи при обмене в режиме асинхронной передачиInfo
- Publication number
- RU97114237A RU97114237A RU97114237/09A RU97114237A RU97114237A RU 97114237 A RU97114237 A RU 97114237A RU 97114237/09 A RU97114237/09 A RU 97114237/09A RU 97114237 A RU97114237 A RU 97114237A RU 97114237 A RU97114237 A RU 97114237A
- Authority
- RU
- Russia
- Prior art keywords
- signal
- counter
- bytes
- processor
- data
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 claims 11
- 238000000034 method Methods 0.000 claims 3
- 230000000875 corresponding Effects 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 125000004122 cyclic group Chemical group 0.000 claims 1
- 230000000630 rising Effects 0.000 claims 1
Claims (6)
1. Система для мультиплексирования/демультиплексирования элемента межпроцессорного обмена в режиме асинхронной передачи при обмене в режиме асинхронной передачи, имеющая процессор обслуживания и работы, с первого по третий процессоры управления абонентом и коммутатор асинхронной передачи, отличающаяся тем, что содержит: схему мультиплексирования/демультиплексирования элемента межпроцессорного обмена, включенную между процессором обслуживания и работы, с первого по третий процессорами управления абонентом и коммутатором асинхронной передачи, для считывания значения идентификатора виртуального пути элемента межпроцессорного обмена, принятого от коммутатора асинхронной передачи для выбора процессора, к которому требуется передать элемент межпроцессорного обмена, передачи принятого элемента межпроцессорного обмена в соответствующий процессор со скоростью 100 Мбит/сек и мультиплексирования элемента межпроцессорного обмена, принятого от конкретного процессора через процессор обслуживания и работы и с первого по третий процессоры управления абонентом.
2. Система по п. 1, отличающаяся тем, что схема мультиплексирования/демультиплексирования элемента межпроцессорного обмена содержит: первую и вторую схемы согласования процессоров, согласованные с процессором обслуживания и работы и с первого по третий процессорами управления абонентом для передачи управляющих сигналов и данных, второй процессор сохранения элемента межпроцессорного обмена для временного хранения данных, принятых и требующих передачи к первой и второй схемам согласования процессоров, мультиплексор для мультиплексирования элемента межпроцессорного обмена, сформированного во втором процессоре сохранения элемента межпроцессорного обмена, четвертый процессор сохранения элемента межпроцессорного обмена для временного хранения выходных данных мультиплексора, память для хранения данных для определения маршрута передачи данных элемента, схему согласования коммутатора асинхронной передачи, согласованную с коммутатором асинхронной передачи, третий процессор сохранения элемента для временного хранения элемента межпроцессорного обмена, сформированного в схеме согласования коммутатора асинхронной передачи, демультиплексор для демультиплексирования выходного сигнала третьего процессора сохранения элемента межпроцессорного обмена и передачи демультиплексированного выходного сигнала в направлении, определенном из памяти, и первый процессор сохранения элемента межпроцессорного обмена для временного хранения выходных данных демультиплексора.
3. Система по п. 2, отличающаяся тем, что первая или вторая схема согласования процессоров содержит: устройство проверки состояния передачи элемента для считывания данных с выводов данных команды синхронно с синхронизирующими сигналами стробирования элемента для передачи сформированных данных команды из процессора и формирования сигнала контроля, сигнала начала передачи элемента и сигнала завершения передачи элемента, дискриминатор контроля для определения, выдан ли сигнал контроля из устройства проверки состояния передачи элемента, детектор состояния передачи элемента для определения, являются ли входные данные команды сигналом начала передачи элемента или сигналом начала приема элемента, и корректно ли принят входной элемент из 56 байт, формировать сигнала управления записью и подсчета ячеек для формирования счетного сигнала для подсчета 56 байт формирователя сигнала управления записью и подсчета ячеек, формирования сигнала начала элемента, который может правильно распознать начальную точку элемента и формирования сигнала управления записью, который должен быть передан на процессор сохранения элемента межпроцессорного обмена на следующем этапе, входной селектор для выбора стороны выводов приема данных с выводов дискриминатора контроля, и формировать сигнала завершения записи, указывающего, безошибочно ли записан принятый элемент из 56 байт, сформированный детектором состояния передачи элемента.
4. Система по п. 2, отличающаяся тем, что мультиплексор содержит счетчик преобразования байтов для формирования счетного сигнала для преобразования 56 байтов в 64 байта и счетный сигнал для разделения элемента из 56 байтов на блоки по 14 байт, кольцевой счетчик-мультиплексор "первым пришел - первым ушел" для приема сигнала завершения записи, указывающего, что элемент из 56 байт записан в любой счетчик "первым пришел - первым ушел" второго процессора сохранения элемента межпроцессорного обмена, подтверждая количество ячеек, которые находятся в текущем счетчике "первым пришел - первым ушел", и формируя сигнал в виде подтвержденного количества, контроллер мультиплексора для приема сигнала завершения записи, указывающего, что запись завершена в любой счетчик "первым пришел - первым ушел", и для формирования сигнала управления считыванием, требуемый для формирования сигнала считывания конкретного счетчика "первым пришел - первым ушел", мультиплексор с фиксацией состояния для считывания 64 байт с шины с помощью сигнала управления считыванием, сформированным контроллером мультиплексора для формирования действительных данных, и добавления бита четности для 64 байт для повышения надежности действительных данных.
5. Система по п. 2, отличающаяся тем, что демультиплексор содержит счетчик демультиплексирования для формирования счетного сигнала для преобразования принятых 64 байт в 56 байт, процессор управления демультиплексированием для проверки состояния третьего и первого процессоров сохранения элемента межпроцессорного обмена, считывания первого байта элемента для проверки, является ли существующий элемент корректным, с помощью сигнала начала элемента и определения порта записи с помощью использования поля идентификатора виртуального пути в структуре элемента из 64 байт для счетчика "первым пришел - первым ушел", и преобразования 64 байт в 56 байт с помощью выходного сигнала счетчика демультиплексирования, схему демультиплексирования с фиксацией состояния для фиксации 5 байт выходного сигнала процессора управления демультиплексированием, формирования адреса для считывания значения идентификатора виртуального путем посредством обращения к таблице памяти, и записи входного элемента с помощью сигнала разрешения записи, сформированного процессором управления демультиплексированием, формировать сигнала управления записью демультиплексирования для формирования адресного сигнала так, чтобы схема демультиплексирования с фиксацией состояния могла считать данные памяти, формирования сигналов управления записью с помощью выходных сигналов схемы демультиплексирования с фиксацией состояния и процессора управления демультиплексированием, и формирования сигналов завершения записи.
6. Способ мультиплексирования/демультиплексирования элемента межпроцессорного обмена в режиме асинхронной передачи при обмене в режиме асинхронной передачи, имеющей процессор обслуживания и работы, с первого по третий процессоры управления абонентом и асинхронной передачи коммутатор, отличающийся тем, что содержит следующие этапы:
(1) принимают элемент и проверяют, является ли расположенный впереди счетчик "первым пришел - первым ушел" пустым,
(2) если счетчик "первым пришел - первым ушел" пуст, то подсчитывают 64 байт, формируют сигнал начала элемента и сигнал синхронизации записи счетчика "первым пришел - первым ушел" и осуществляют генерацию сигнала разрешения записи счетчика "первым пришел - первым ушел",
(3) проверяют завершение операции записи и подсчета,
(4) если операция записи и подсчета завершена, то проверяют, является ли счетчик "первым пришел - первым ушел" пустым, если не пуст, то осуществляют возврат в состояние ожидания, если счетчик "первым пришел - первым ушел" пуст, то проверяют состояние сигнала начала элемента посредством считывания первого байта элемента,
(5) проверяют, является ли счетчик "первым пришел - первым ушел" пустым, если счетчик "первым пришел - первым ушел" пуст, то считывают пятый байт для декодирования идентификатора виртуального пути, выбирают данные памяти из таблицы просмотра и подсчитывают 56 байт,
(6) проверяют, равно ли значение идентификатора виртуального пути "01", "02", "04" или "08" посредством сравнения декодированного значения идентификатора виртуального пути с загруженным значением из таблицы просмотра,
(7) выбирают канал передачи счетчика "первым пришел - первым ушел" в соответствии со значением идентификатора виртуального пути, формируют сигнал записи счетчика "первым пришел - первым ушел", считывают и записывают 14 байт, предотвращают запись и считывание 2 байт, и проверяют, повторялся ли процесс считывания/записи и предотвращения записи и считывания 4 раза,
(8) если процесс повторялся 4 раза, то формируют сигнал завершения считывания/записи и проверяют завершение операции считывания/записи,
(9) проверяют, принят ли сигнал завершения считывания/записи на соответствующие выводы,
(10) если да, то данные контроля передают на выбранный процессор и проверяют, принят ли сигнал контроля,
(11) если сигнал контроля принят, то формируют команды начала стробирования данных и элемента, и формируют сигнал связи считывания счетчика "первым пришел - первым ушел", расположенного сзади,
(12) подсчитыванию 56 байт, считывают сигнал считывания из расположенного сзади счетчика "первым пришел - первым ушел", выполняют операцию считывания/записи для прозрачного интерфейса асинхронной приемопередачи и передают команды остановки одного элемента в прозрачном интерфейсе асинхронной приемопередачи при завершении доступа,
(13) проверяют, принят ли элемент межпроцессорного обмена в исходном состоянии и переходят в режим ожидания приема, и проверяют, корректна ли синхронизация элемента стробирования данных во время команды начала элемента,
(14) если синхронизация элемента стробирования данных корректна, то подсчитывают 56-байтный элемент и формируют сигнал начала элемента,
(15) очищают счетчик "первым пришел - первым ушел", когда нет стробирования данных и команд остановки подсчета элемента, и передают сигнал завершения записи одного элемента на мультиплексор,
(16) если сигнал завершения записи одного элемента принят на соответствующий вывод, то проверяют сигнал начала элемента,
(17) если сигнал начала элемента равен "0", то отбрасывают элемент, если сигнал начала элемента равен "1", то проверяют, заполнен ли передний счетчик "первым пришел - первым ушел", если передний счетчик "первым пришел - первым ушел" пуст, то начинают счет для преобразования 56 байт в 64 байта и повторяют процесс считывания 14 байт и вставки контроля с помощью циклического избыточного кода из 2 байт,
(18) если подсчитанное значение равно 64, то передают сигнал завершения записи на расположенный впереди счетчик "первым пришел - первым ушел" и проверяют, завершено ли считывание счетчика "первым пришел - первым ушел", и
(19) если считывание завершено, то проверяют, имеет ли нарастающий сигнал кадровой синхронизации низкий уровень, и пустой бит первого байта элемента низкий уровень, отбрасывают элемент, если есть ошибка контроля четности, и передают элемент межпроцессорного обмена на коммутатор асинхронной передачи, если ошибки контроля четности нет.
(1) принимают элемент и проверяют, является ли расположенный впереди счетчик "первым пришел - первым ушел" пустым,
(2) если счетчик "первым пришел - первым ушел" пуст, то подсчитывают 64 байт, формируют сигнал начала элемента и сигнал синхронизации записи счетчика "первым пришел - первым ушел" и осуществляют генерацию сигнала разрешения записи счетчика "первым пришел - первым ушел",
(3) проверяют завершение операции записи и подсчета,
(4) если операция записи и подсчета завершена, то проверяют, является ли счетчик "первым пришел - первым ушел" пустым, если не пуст, то осуществляют возврат в состояние ожидания, если счетчик "первым пришел - первым ушел" пуст, то проверяют состояние сигнала начала элемента посредством считывания первого байта элемента,
(5) проверяют, является ли счетчик "первым пришел - первым ушел" пустым, если счетчик "первым пришел - первым ушел" пуст, то считывают пятый байт для декодирования идентификатора виртуального пути, выбирают данные памяти из таблицы просмотра и подсчитывают 56 байт,
(6) проверяют, равно ли значение идентификатора виртуального пути "01", "02", "04" или "08" посредством сравнения декодированного значения идентификатора виртуального пути с загруженным значением из таблицы просмотра,
(7) выбирают канал передачи счетчика "первым пришел - первым ушел" в соответствии со значением идентификатора виртуального пути, формируют сигнал записи счетчика "первым пришел - первым ушел", считывают и записывают 14 байт, предотвращают запись и считывание 2 байт, и проверяют, повторялся ли процесс считывания/записи и предотвращения записи и считывания 4 раза,
(8) если процесс повторялся 4 раза, то формируют сигнал завершения считывания/записи и проверяют завершение операции считывания/записи,
(9) проверяют, принят ли сигнал завершения считывания/записи на соответствующие выводы,
(10) если да, то данные контроля передают на выбранный процессор и проверяют, принят ли сигнал контроля,
(11) если сигнал контроля принят, то формируют команды начала стробирования данных и элемента, и формируют сигнал связи считывания счетчика "первым пришел - первым ушел", расположенного сзади,
(12) подсчитыванию 56 байт, считывают сигнал считывания из расположенного сзади счетчика "первым пришел - первым ушел", выполняют операцию считывания/записи для прозрачного интерфейса асинхронной приемопередачи и передают команды остановки одного элемента в прозрачном интерфейсе асинхронной приемопередачи при завершении доступа,
(13) проверяют, принят ли элемент межпроцессорного обмена в исходном состоянии и переходят в режим ожидания приема, и проверяют, корректна ли синхронизация элемента стробирования данных во время команды начала элемента,
(14) если синхронизация элемента стробирования данных корректна, то подсчитывают 56-байтный элемент и формируют сигнал начала элемента,
(15) очищают счетчик "первым пришел - первым ушел", когда нет стробирования данных и команд остановки подсчета элемента, и передают сигнал завершения записи одного элемента на мультиплексор,
(16) если сигнал завершения записи одного элемента принят на соответствующий вывод, то проверяют сигнал начала элемента,
(17) если сигнал начала элемента равен "0", то отбрасывают элемент, если сигнал начала элемента равен "1", то проверяют, заполнен ли передний счетчик "первым пришел - первым ушел", если передний счетчик "первым пришел - первым ушел" пуст, то начинают счет для преобразования 56 байт в 64 байта и повторяют процесс считывания 14 байт и вставки контроля с помощью циклического избыточного кода из 2 байт,
(18) если подсчитанное значение равно 64, то передают сигнал завершения записи на расположенный впереди счетчик "первым пришел - первым ушел" и проверяют, завершено ли считывание счетчика "первым пришел - первым ушел", и
(19) если считывание завершено, то проверяют, имеет ли нарастающий сигнал кадровой синхронизации низкий уровень, и пустой бит первого байта элемента низкий уровень, отбрасывают элемент, если есть ошибка контроля четности, и передают элемент межпроцессорного обмена на коммутатор асинхронной передачи, если ошибки контроля четности нет.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960033620A KR0174690B1 (ko) | 1996-08-13 | 1996-08-13 | 교환기에서 비동기 전송모드 인터프로세서 통신셀의 다중화/역다중화방법 및시스템 |
| KR33620/1996 | 1996-08-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU97114237A true RU97114237A (ru) | 1999-06-20 |
| RU2142646C1 RU2142646C1 (ru) | 1999-12-10 |
Family
ID=19469527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU97114237A RU2142646C1 (ru) | 1996-08-13 | 1997-08-12 | Система для мультиплексирования/демультиплексирования данных межпроцессорного обмена в режиме асинхронной передачи при обмене в режиме асинхронной передачи |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6175567B1 (ru) |
| JP (1) | JP3113620B2 (ru) |
| KR (1) | KR0174690B1 (ru) |
| CN (1) | CN1115827C (ru) |
| RU (1) | RU2142646C1 (ru) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6810040B1 (en) | 1997-12-22 | 2004-10-26 | Cisco Technology, Inc. | Method and apparatus for configuring network devices |
| US6700890B1 (en) * | 1997-12-22 | 2004-03-02 | Cisco Technology, Inc. | Method and apparatus for configuring permanent virtual connection (PVC) information stored on network devices in an ATM network logically configured with subnetworks |
| DE19802365C2 (de) * | 1998-01-22 | 2002-06-13 | Siemens Ag | Übertragungsverfahren und Übertragungssystem |
| JP2002101103A (ja) * | 2000-09-20 | 2002-04-05 | Nec Saitama Ltd | 基地局変復調装置及びａｔｍセル送受信方法 |
| DE10059026A1 (de) * | 2000-11-28 | 2002-06-13 | Infineon Technologies Ag | Einheit zur Verteilung und Verarbeitung von Datenpaketen |
| KR100460496B1 (ko) * | 2000-12-21 | 2004-12-08 | 엘지전자 주식회사 | 에이티엠 교환기 가입자 장치에서 비정상적 제어셀 복구장치 및 방법 |
| KR20020067310A (ko) * | 2001-02-16 | 2002-08-22 | 주식회사 리더컴 | 통신시스템의 프로세서간 통신을 이용한 셀프 운용장치 및그 방법 |
| KR20030054440A (ko) * | 2001-12-26 | 2003-07-02 | 한국전자통신연구원 | 셀 다중화/역다중화장치와 다중의 마스터 프로세서간의통신 제어방법 |
| KR100436138B1 (ko) * | 2001-12-28 | 2004-06-14 | 엘지전자 주식회사 | 프로세서간 에이티엠 셀 기반의 아이피씨 송수신 장치 및방법 |
| US7257154B2 (en) * | 2002-07-22 | 2007-08-14 | Broadcom Corporation | Multiple high-speed bit stream interface circuit |
| CN100484123C (zh) * | 2003-09-13 | 2009-04-29 | 华为技术有限公司 | 一种数字用户线接入复用设备和信号传输方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365519A (en) | 1991-03-05 | 1994-11-15 | Hitachi, Ltd. | ATM switch1ng system connectable to I/O links having different transmission rates |
| US5303236A (en) * | 1988-08-26 | 1994-04-12 | Hitachi, Ltd. | Signalling apparatus for use in an ATM switching system |
| US5214642A (en) | 1989-02-21 | 1993-05-25 | Hitachi, Ltd. | ATM switching system and adaptation processing apparatus |
| JP2892689B2 (ja) | 1989-07-05 | 1999-05-17 | 株式会社日立製作所 | パケット通信網およびパケット交換機 |
| JP2909165B2 (ja) * | 1990-07-27 | 1999-06-23 | 株式会社東芝 | 広帯域通信網、エンドユーザ端末、通信網、広帯域通信ノード、通信ノード、インターフェースアダプタ、マルチポイント接続インターフェース、マルチポイント接続制御装置及びアクセスユニット |
| EP0471256A3 (en) | 1990-08-10 | 1993-08-04 | Hitachi, Ltd. | Atm switch and atm multiplexer |
| DE4027611A1 (de) | 1990-08-31 | 1992-03-05 | Philips Patentverwaltung | Koppelfeld fuer ein asynchrones zeitvielfachuebermittlungssystem |
| JPH04248729A (ja) | 1991-02-05 | 1992-09-04 | Fujitsu Ltd | Ａｔｍ交換機 |
| JPH04284754A (ja) | 1991-03-14 | 1992-10-09 | Fujitsu Ltd | Ａｔｍ交換装置 |
| JP3073248B2 (ja) * | 1991-03-19 | 2000-08-07 | 富士通株式会社 | ポイント対マルチポイント接続方式 |
| DE69332853T2 (de) | 1992-09-07 | 2004-03-11 | Hitachi, Ltd. | Multiprozessorsystem und Kommunikationsverfahren zwischen Prozessoren |
| US5519707A (en) | 1992-10-13 | 1996-05-21 | Synoptics Communications, Inc. | Multiplexing of communications services on a virtual service path in an ATM network or the like |
| JPH06132972A (ja) * | 1992-10-20 | 1994-05-13 | Fujitsu Ltd | 広帯域ｉｓｄｎ遠隔多重装置 |
| FR2703540A1 (fr) | 1993-03-31 | 1994-10-07 | Trt Telecom Radio Electr | Dispositif de multiplexage d'informations pour réseau A.T.M.. |
| JPH06335079A (ja) | 1993-05-19 | 1994-12-02 | Fujitsu Ltd | Ａｔｍ網におけるセル多重化装置 |
| EP0641106A1 (de) | 1993-08-27 | 1995-03-01 | Siemens Aktiengesellschaft | ATM-Vermittlungssystem |
| KR960003783B1 (ko) | 1993-11-06 | 1996-03-22 | 한국전기통신공사 | 광대역 종합정보통신망 가입자 액세스 장치의 비동기 전달방식(atm) 다중화 처리 장치 및 방법 |
| JP3272533B2 (ja) | 1994-03-31 | 2002-04-08 | 三菱電機株式会社 | マルチプレクサ回路およびデマルチプレクサ回路 |
| JPH07297830A (ja) | 1994-04-21 | 1995-11-10 | Mitsubishi Electric Corp | 多重化装置、非多重化装置、スイッチング装置、およびネットワークアダプタ |
| US5548588A (en) | 1995-01-31 | 1996-08-20 | Fore Systems, Inc. | Method and apparatus for switching, multicasting multiplexing and demultiplexing an ATM cell |
-
1996
- 1996-08-13 KR KR1019960033620A patent/KR0174690B1/ko not_active IP Right Cessation
-
1997
- 1997-08-12 RU RU97114237A patent/RU2142646C1/ru not_active IP Right Cessation
- 1997-08-13 CN CN97116186A patent/CN1115827C/zh not_active Expired - Fee Related
- 1997-08-13 JP JP21872597A patent/JP3113620B2/ja not_active Expired - Fee Related
- 1997-08-13 US US08/910,426 patent/US6175567B1/en not_active Expired - Lifetime
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5301186A (en) | High speed transmission line interface | |
| US4852127A (en) | Universal protocol data receiver | |
| JPH021652A (ja) | 情報伝送方式 | |
| EP0218426A2 (en) | Bus interface | |
| US5185863A (en) | Byte-wide elasticity buffer | |
| RU97114237A (ru) | Способ и система для мультиплексирования/демультиплексирования элемента межпроцессорного обмена в режиме асинхронной передачи при обмене в режиме асинхронной передачи | |
| CN106598889A (zh) | 一种基于fpga夹层板的sata主控器 | |
| CN115065575B (zh) | 基于can总线控制器的数据传输系统及电子设备 | |
| RU2142646C1 (ru) | Система для мультиплексирования/демультиплексирования данных межпроцессорного обмена в режиме асинхронной передачи при обмене в режиме асинхронной передачи | |
| KR100287396B1 (ko) | 버퍼 메모리 제어 장치 | |
| EP0288650A1 (en) | Protocol and apparatus for a control link between a control unit and several devices | |
| EP0188990A2 (en) | Coherent interface with wraparound receive memory | |
| CN101764669A (zh) | 数据接收过程中的crc码校验方法 | |
| JPS62500555A (ja) | デジタル装置を時間多重リンクに接続するためのインタフエ−ス回路 | |
| RU126162U1 (ru) | УСТРОЙСТВО КОММУНИКАЦИОННОГО ИНТЕРФЕЙСА ДЛЯ СЕТИ Space Wire | |
| US20090279530A1 (en) | Method for synchronizing a data stream transmitted on a communications network, corresponding computer-readable storage medium and receiver device | |
| JPS6111875A (ja) | インタフェースシステムにおけるデータ伝送方法 | |
| KR850000727B1 (ko) | 디지탈 데이타 전송장치 | |
| GB1567796A (en) | Regeneration of asynchronous data characters | |
| RU2483351C1 (ru) | УСТРОЙСТВО КОММУНИКАЦИОННОГО ИНТЕРФЕЙСА ДЛЯ СЕТИ SpaceWire | |
| CN116582412B (zh) | Otn跨芯片发送、接收开销及请求的方法、装置和介质 | |
| JP2736820B2 (ja) | データ通信機インタフェース回路 | |
| JPH0614649B2 (ja) | 多重ｈｄｌｃ通信チヤネル受信装置を有する端末アダプタ | |
| CN115086192A (zh) | 一种数据处理方法、装置、系统及监控卡 | |
| JP2869673B2 (ja) | データ通信システム |