SU1260970A2 - Устройство дл обмена данными между оперативной пам тью и периферийными устройствами - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в качестве блока передачи данных в каналах ввода-вывода. Целью изобретени   вл етс  повьшение надежности работы устройства за счет обеспечени  контрол  обмена информацией. Устройство содержит коммутатор данных , блок пам ти, блок промежуточного хранени  данных, регистр адреса зоны пам ти, дешифратор, коммутатор выбора данных, блок признаков, блок доступа к пам ти, счетчик адреса чтени -записи , блок управлени , два сумматора , два блока сравнени , счетчик байтов, регистр конца чтени , регистр адреса данных. Изобретение - дополнительное к авт.св. №.1182536. 7 ил. i

Description

t

Изобретение относитс  к вычислительной технике и может быть использовано в качестве (тлока передачи д ан ных в кана. г х ввола-вывопа,

Цель изобретени  - повьгшение надежности работы устройства путем обеспечени  контрол  обмена информацией -путем использовани  найденной закономерности соответстви  содержимого трехразр дного регистра адреса данных злачени м трех младших разр дов счетчика байтов и счетчика адреса чтени -записи. Дл  контрол  указанного соответстви  используетс  сумматор и схема сравнени  вместо традиционных схем контрол  по четности на каждый блок. Найденна  закономерность соответстви  содержимого регистра адреса данных значени м младших разр дов счетчика байтов и счетчика адреса чтени -записи обеспечивает полный контроль работы трех блоков, счетчика байтов, счетчика адреса чтени -записи, регистра адреса данных, которые управл ют передачей данных на всех этапах прохождени  байтов данных от периферийных устройств Псьу) до оперативной пам - . ти (ОП) и от 017 до ТТФУ, а также при загрузке начальной информации и при загрузке управл ющего слова устройства (УвУ) на регистры устройства. В случае несоответстви  со схемы сравнени  выдаетс  сигнал ошибки. Разр дность сумматора определ етс  разно- р дностью контролируемых счетчиков. Работа сумматора управл етс  кодом вьтолн емой команды: Запись, Счи- тьгоание обратное,Считьгоание пр мое . При выполнении команд Запись и Считывание обратное сумма значений -счетчика адреса чтени -записи и счетчика байтов оказываетс  равной содержимому регистра адреса данных. При вьтолнении команды Считывание пр мое содержимое регистра адреса .данных оказываетс  равной разности значений счетчика адреса чтени -записи и счетчика байтов.

По найденной закономерности соответстви  содержимого трехразр дного регистра адреса данных значени м трех младших разр дов счетчика байтов и счетчика адреса чтени -записи i ocj-te загрузки начальной информации и во врем  обмена зс-агда хюлжны выполн тьс  равенства60970 ,2

дл  команд Считывание обратное и Запись

СЧА + СЧЕ РАИР; (1) дл  команд Считывание пр мое 5 СЧА - СЧБ РАДР, (2)

где СЧА - содержимое счетчика адреса чтени -записи; СЧБ - содержимое счетчика байтов ;

10 РАДР - содержимое младших разр дов регистра адреса данных .

Таким образом, обеспечиваютс  контроль правильности работы счетчи- 15 ка байтов, счетчика адреса чтени - записи, регистра адреса .данных при передаче данных из блока пам ти в ПФУ и из ПФУ в блок пам ти; контроль правильности работы модификации адре- 20 са данных и счетчика байтов (во врем  записи (считывани ) в (из) ОП, так как лромодифицированна  информаци  заноситс  в счетчик байтов и регистр адреса данных), т.е..контроль пра- 25 вильности модификации в арифметико- логических блоках процесса или канала; контроль исходного состо ни  блоков -управлени  передачей данньк (при загрузке управл ющей информации из 30 командного слова канала КСК или УСУ). Все это повышает надежность работы блоков, управл ющих передачей данных, так как обеспечивает полный контроль при передаче данных простыми средст35 вами.

На фиг. приведена структурна  схема устройства обмена данными между ОП и ПФУ; на фиг.2 - функциональна  схема блока промежуточного хране40 ни  данных; на фиг.З - функциональна  схема блока доступа к пам ти; на фиг.4 - функциональна  схема счетчика адреса чтени -записи; на фиг.5 - .функциональна  схема счетчика байтов;

45 .на фиг.6 - функциональна  схема блока признаков; на фиг.7 - структурна 

схема блока управлени . 1

Устройство дл  обмена данными между ОП и ПФУ содержит коммутатор 1

данных, блок 2 пам ти, блок 3 промежуточного хранени  данных, регистр 4 ..адреса зоны пам ти, дешифратор 5, коммутатор 6 выбора данных, блок 7 признаков, блок 8 доступа пам ти

55 счетчик 9 адреса чтени -записи, первый сумматор 10, счетчик 1 байтов, регистр 12 конца чтени , первый блок 13 сравнени , блок 14 управлени .

3

второй су гматор 15, регистр 16 адреса данных, второй блок 17 сравнени , вход 18, выход 19, вход 20, выход 21 входы 22 - 2ч, выход 25, вход 26 выход 27.

На выход 25 поступают информационные линии 28 от блока доступа к пам ти , 29 от блока признаков, 30 от счетчика адреса чтени -записи и 3 от счетчика бантов. Лини  32  вл етс  выходом ошибки устройства.

Блок 3 промежуточного хранени  данных образуют коммутатор 33, регистры 34 и 35 и триггеры 36 и 37 фиксировани .

Блок 8 доступа к пам ти состоит из триггеров 38 - 41, коммутатора 42 и элементов И-ШТИ 43.

Счетчик 9 адреса чтени -записи содержит реверсивный двоичный счетчик 44, элемент И-КПИ 45, элемент И 46 и элементы ИЛИ 47-49.

Счетчик 1 байтов состоит из реверсивного двоичного счетчика 50, коммутатора 51, элемента И-ИЛП 52 и элементов ИЛИ 53-55.

Блок 7 признаков образуют триггеры 56-58 признаков, элементы И-ИЛИ 59-63, элементы И 64-71 и элементы или 72-76.

Блок 14 управлени  содержит регистр 77 состо ний управлени , регистр 78 рабочих триггеров, регистр 79 кода команды, дешифратор 80, генератор 81, группу элементов И 82 и

группу элементов И 83.

Позици ми 84 и 85 обозначены линии от счетчика 9 адреса чтени -записи к блоку 7 признаков; 86 - 88 - выходные линии счетчика 44; 89-93 - выходные линии счетчика 50; 94-97 - выходные линии блока 7 признаков; 98119 - линии управлени  от блока 14 управлени ; 120-125 - линии с входа 26 к блоку 14 управлени .

Коммутатор 1 данных передает в блок 2 пам ти данные с входа 18 устройства или из блока 3 промежуточного хранени  данных . Блок 2 пам ти предназначен дл  буферизации данных передаваемых между ОП, и ПФУ, и вьтол- нен на микросхемах пам ти. Пам ть разбита на зоны, дл  выбора которых служит регистр адреса зоны пам ти 4. Данные от разных ПФУ одновременно хран тс  и накапливаютс  в разных зонах пам ти при выполнении обмена с Устройствами, работающими в мульти

0

S

,

0

0 5

260970

плексном режиме. Ланные в блоке пам ти представл ютс  в формате обмена с ОП. Кажда  зона пам ти делитс  на половины, состо щие из слов данных. 5 Лл  адресации половин зоны и слов внутри зоны служит блок 8 доступа к пам ти.

Блок 3 промежуточного хранени  данных хранит данные в формате обмена с ПП при передаче их между блоком 2 пам ти и ОП. Клок 3 позвол ет устройству вести обмен с ОП независимо от работы блока 2 пам ти и передавать данные между блоками 3 и 2 независимо от обмена с ОП.

Дешифратор 5 предназначен дл  вы- бор а байта в слове в блоке 2 пам ти. При вводе дешифратор 5 служит дл  разрешени  записи в блок 2 пам ти байта данных, поступающего из ПФУ в байт слова,, определ емый младшими разр дами счетчика 9 адреса чтени - записи. При выводе дешифратор 5 разрешает запись в блок 2 пам ти всего слова данных из блока 3.

Коммутатор 6 выбора данных служит дл  выбора байта данных в слове, прочитанном при выводе из блока пам -г ти 2, и вьщачи этого выбранного байта на выход 21 устройства дл  передачи его в ПФУ. Байт слова определ етс  двум  младшими разр дами счетчика 9 адреса чтени -записи.

Блок 7 признаков предназначен дл  отслеживани  заполнени  и освобождени  буферной зоны дл  ПФУ, ведущего в данный момент обмен с устройством, а также отслеживани  заполнени  и освобождени  регистров 34 и 35 блока 0 3 промежуточного хранени  данных.

Блок 8 доступа к пам ти служит дл  выработки адресации дл  половин зоны и слов внутри зоны пам ти при обмене с и -с ОП, а также органи- 5 зации доступа к блоку пам ти со стороны интерфрейса и со стороны блока 3 промежуточного хранени  данных.

5

0

Трехразр дный счетчик 9 адреса чтени -записи П1)едназначен дл  указани  адреса байта в буферной зоне пам ти, отведенной дл  данного ПФУ. При вводе (считывании) счетчик 9 указывает , куда в буферной зоне нужно поместить байт данных, прин тый от ПФУ, при выводе (записи) - откуда из буферной зоны нужно вз ть байт дан- ных дл  выдачи в ПФУ.

П тиразр дный счетчик 11 байтов дл  подсчета количества байтов , наход щихс  в буферной зоне.- Основные составные части счетчиков 9 и 11 - соответственно двоичные ре- версивные счетчики 4А и 50. Первый и второй входы управлени  двоичных ре- версивньгх счетчиков задают режим работы счетчика: 00 - хранение; О прибавление единицы по сигналу на входе С; 10 - вычитание единицы по сигналу на входе С; П - занесение информации с информационного входа по сигналу на входе С,

CyiviMaTop 10 служит дл  модифика- ции значени  счетчика 1 байтов на константу модификации, представл ющу собой двоичный код количества байтов передаваемых между ОП и блоком 3 промежуточного хранени  данных.

Регистр 12 конца чтени  предназначен дл  отображени  счета данных из командного слова канала (КСК) на аппаратуре устройства. При выполнении операции ввода содержимое регистра

12конца чтени  сравниваетс  со значением счетчика 11 байтов на блоке

13сравнени . Их равенство свидетельствует о том, что все данные по текущему КСК переданы из ПФУ в уст- ройство.°

Блок 14 управлени  предназначен дл  лшравлени  работой блоков 1,3,5, 7,8,9,10,11,15 и 16 при обмене данными .

Второй сумматор 15 - трехразр дный , выполн ет операцию сложени  или вычитани  содержимого счетчика 9 адреса чтени -записи и содержимого счетчика 11 байтов (при команде Счи тывание пр мое - вычитание при команде Считывание обратное и Запись - сложение).

Регистр 16 адреса данных - это трехразр дный регистр, дублирующий три младших разр да регистра адреса данных из командного слова канала или УСУ.

Второй блок 17 сравнени  служит дл  сравнени  результата сложени  на втором сумматоре 15 со значением содержимого регистра адреса данных 16.

Устройство работает следующим образом .

До начала вьтолнени  операций про изводитс  сброс устройства, а также загрузка в устройство управл ющей информации из КСК или УСУ, необходимой

j 10

15 0

5

о

5

дл  обмена. Лп  ньтолнени  сброса блок 14 управлени  получает с входа 26 от блока управлени  каналом сигнал сброса по линии 120, по которому регистр 77 состо ний управлени  и регистр 78 рабочих триггеров устанавливаютс  в исходное состо ние, а сигнал на линии 1I4 устанавливает в исходное состо ние (нулевое) триггеры блока 3 промежуточного хранени  данных, блока 7 признаков и блока 8 доступа к пам ти.

Дл  заг15узки управл ющей информации блок I4 управлени  получает с входа 26 от блока управлени  каналом сигналы по лини м 121 и 123. Сигналом с линии 121 в регистр 79 заноситс  код команды обмена, которую вьтол- н ет устройство (Считывание пр мое, Считывание обратное, Запись). По сигналам с линий 121 и 123 блоком 14 управлени  вырабатываютс  сигналы на лини х 115 и 1.18, служащие дл  занесени  информации в счетчик 9 адреса чтени -записи и в счетчик 11 байтов. Возбуждением линии 115 через элементы ИЛИ 47,48 и 52,54 на управл ющие входы счетчиков 44 и 50 подаютс  ко бинации П,.разрещающие запись ни формации, а также разрешаетс  прохол дение импульса занесени  с линии 117 через элементы И-ИЛ 1 45 и 52 на син- хровходы счетчиков 44 и 50. По импульсу занесени  в счетчик 44 и в регистр 16 адреса данных с входа 24 заноситс  информаци  о позици х первого байта данных в двойном слове обмена с ОП (три младших бита адреса данных из КСК). Импульсом занесени  с линии 117, так как коммутатор 51 закрыт , в счетчик 50 заноситс  по информационному входу нулевое значение.

После вьтолнени  начальной загрузки информации дл  команд Считывание обратное и Запись равенство (1) записываетс  в следующем виде:

СЧА + О РАДР; (3)

дл  команды Считывание пр мое равенство (2) записываетс  как

СЧА - О РАДР.

(4)

Выражени  (3) и (4) справедливы, так как в счетчик 11 байтов занос тс  нули, а в счетчик 9 адреса чт€ни 7 записи - младшие разр ды 1дреса данных , заносимые и в регистр адреса данных. Выполнение равенств (3) и

(4) контролируетс  сумматором 15 и блоком 17 сравнени . На управл ющий вход сумматора 15 подаетс  сигнал пр мого считьшани  с линии 8. При наличии этого сигнала (команд Считывание пр мое) сумматор 15 вьшол- н ет вычитание, при его отсутствии (команды Считывание обратное и Запись ) - сложение. При корректной работе устройства сигнала ошибки с блока сравнени  17 нет. , Кроме того, в регистр 12 конца чтени  с входа 23 устройства заноситс  информаци  о счете данных (п ть разр дов, из которых в разр ды 3,4 занос тс  биты 15,16 счета данных из КСК, в разр ды 0,1,2 занос тс  биты 12,13,14 счета данных из КСК при нулевом значении битов 1-11 счета данлинии 101-119 группами элементов И 82 и 83.

При вьтолнении операций ввода (Считывание пр мое,Считывание об- 5 ратное) блок 14 управлени  получает по входу 26 сигнал обслуживани  данных, поступающий на дешифратор 80. По этому сигналу формируетс  управл ющий сигнал на линии 107, пос- 10 тупающий в блок 8,

Блок 8 доступа к пам ти работает следующим образом.

На первый вход коммутатора 42 подаютс  два младших разр да адреса 15 обращени  к пам ти. Этот адрес состоит иа- номера половины буферной зоны , зафиксированного на триггере 38,

и номера слова внутри половины буферной зоны, определ емого старшим ных или разр ды 0,1,2 устанавливаютс  20 разр дом счетчика 44 (О или 1 на в комбинацию 111 при ненулевом зка- линии 88). На второй вход коммутаточении битов 1-11 счета данных). По входу 18 на регистр 4 адреса зоны пам ти поступает адрес ПФУ. Адрес ПФУ находитс  в регистре 4 все врем  вы- 25 полнени  обмена данньп от, подаетс  на первый адресньй вход блока 2 пам ти И служит дп  адресации области пам ти , в которой создаетс  буфер данных

дл  этого ПФУ. Старшие восемь разр - 30 триггере 39. Коммутатором 42 управдов адреса обращени  к .пам ти  вл ютс  адресом ПФУ. После вьтолнени  подготовительных действий блок 14 управлени  по входу 26 получает от блока

зтравлени  канала сигнал о начале 06-35 второго входа. После установки триг-

мена, поступающий на вход дешифратора 80. По этому сигналу начинает работать блок I4 управлени .

гера 41 сигналом с линии 107 адрес слова, в которое помещаетс  байт данных , подаваемый на адресные входь блока 2 пам ти, определ етс  следую- Дешифратор 80 по значени м регист- ° ™ образом: разр ды 0-7 - адрес зо.

ны пам ти (адрес ПФУ из регистра 4), разр д 8 - номер половины буферной зоны (значение триггера 38), разр д 9 - номер слова (значение старшего разр да счетчика 44). Потенциал того байта в слове, куда нужно поместить байт данных, формируетс  дешифратором 5 по значению младших разр дов счетчика 9 адреса чтени -записио Таким образом, значение младших разр дов счетчика 44  вл етс  разр дами 10,11 адреса обращени  к блоку 2 пам ти и служит дл  выбора байта в слове.

ра 77 состо ний управлени  и регистра 78 рабочих триггеров, коду команды из регистра 79 и сигналам, получаемым по входу 26, а также сигналом от блока 7 признаков, счетчика 11 байтов и блока 13 сравнени  формирует новые значени , устанавливаемые в регистры 77 и 78. По сигналам, вырабатываемым дешифратором 80, с выходо группы элементов И 82 на линии 101- 1I3 вьщаютс  сигналы управлени  блокам устройства. Регистр 78 служит дл  запоминани  условий, необходимых дл  работы блока управлени . Генератор 81 вьщает тактовую серию, исполь зуемую дп  синхронизации регистров 77 и 78, а также подсинхронизации управл ющих сигналов, вьщаваемых на

609708

линии 101-119 группами элементов И 82 и 83.

При вьтолнении операций ввода (Считывание пр мое,Считывание об- 5 ратное) блок 14 управлени  получает по входу 26 сигнал обслуживани  данных, поступающий на дешифратор 80. По этому сигналу формируетс  управл ющий сигнал на линии 107, пос- 10 тупающий в блок 8,

Блок 8 доступа к пам ти работает следующим образом.

На первый вход коммутатора 42 подаютс  два младших разр да адреса 15 обращени  к пам ти. Этот адрес состоит иа- номера половины буферной зоны , зафиксированного на триггере 38,

ра 42 подаютс  2 младших разр да адреса обращени  к пам ти при св зи с блоком 3 промежуточного хранени  данных . Этот адрес состоит из номера половины буферной области, с которой работает блок 3, за4)иксированного на триггере 40, и номера слова внутри этой половины,.зафиксированного на

л ет триггер 41. Установленный триггер 41 разрешает выдачу адреса на выход коммутатора 42 с первого его входа, сброшенный - вьщачу адреса со

гера 41 сигналом с линии 107 адрес слова, в которое помещаетс  байт данных , подаваемый на адресные входь блока 2 пам ти, определ етс  следую- ™ образом: разр ды 0-7 - адрес зо

ны пам ти (адрес ПФУ из регистра 4), разр д 8 - номер половины буферной зоны (значение триггера 38), разр д 9 - номер слова (значение старшего разр да счетчика 44). Потенциал того байта в слове, куда нужно поместить байт данных, формируетс  дешифратором 5 по значению младших разр дов счетчика 9 адреса чтени -записио Таким образом, значение младших разр дов счетчика 44  вл етс  разр дами 10,11 адреса обращени  к блоку 2 пам ти и служит дл  выбора байта в слове.

Байт данных с входа 18 устройства поступает через коммутатор 1 данных на информационные входы блока 2 пам ти и записьгааетс  в пам ть потенцк лом , полученным с дешифратора 5, Управление коммутатором I производитс  кодом команды из регистра 79 блоки 14 управлени . При вьтолнении команд Считьгаание пр мое и Считешание обратное отсутствует сигнал записи на линии 100 от блока I4 управлени  и на выходы всех четырех байтов коммутатора 1 данных: поступает байт с входа 1В устройства. При вьтолнении команды Запись при наличии сигнала

записи i.a выход коммутатора 1 вьщает- с  слово данных из блока 3 промежуточного хранени  данных.

После записи байта в блок 2 пам ти выполн етс  модифшсаци  счетчика 9 адреса чтени -записи и счетчика I1 байтов о К содержимому счетчика 11 байтов прибавл етс  единица, а содержимое счетчика 9 увеличиваетс  на единицу при выполнении операции Считывание пр мое или уменьшаетс  на единицу при вьтолнении операции Считывание обратное. Модификаци  счетчиков производитс  по сигналу на ли- НИИ 108, поступающему через элементы И-ИЛИ 45 и 52 на синхровходы счетчиков 44 и 50. При этом на первый и второй управл ющие входы счетчика 50 подаетс  комбинацй 01 с элементов ИЛИ 53 и 54 (отсутствуют сигналы на лини х П8 и 115, а также сигнал записи на линии 100), а на первый и второй управл ющие входы счетчика 44 - комбинаци  О дп  команды Считывание пр мое или 10 дл  команды Счнтьшание обратное с элементов ИЛИ 47 и 48 (отсутствует сигнал .на линии 115, отсутствует сигнал обратного считывани  на линии 99 дл  команды Считывание пр мое или присутствует этот сигнал дл  команды Считывание обратное). Регистр адреса данных не мен ет своего значени  при прибавлении или вычитании еди.ни- цы из счетчиков.

Дл  команды Считывание пр мое равенство (2) записываетс  как

50

(СЧА -S- 1) (СЧБ 1) РА,ЦР. (5)

Дл  команды Считывание обратное равенство (1) принимает вид:

(СЧА -1)4- (СЧБ + 1) РАДР, (6)

Равенство не нарушаетс  при при- 55 бавлении к уменьшаемому и вычитаемому единицы (5)g а также при прибавлении единицы к одному слагаемому и

одновременном вычитании единицы из другого слагаемого (6). Выполнение равенств (5) и (6) контролируетс  сумматором 15 и блоком 17 сравнени . Как и в случае начального занесени  сумматор вьтолн ет вычитание при команде Считывание пр мое и сложение при команде Считывание обратное. При корректной работе сигнала на вы- ходе блока 17 сравнени  не должно быть. После модификации счетчиков провер етс  достижение счетчиком 9 а,дреса чтени -записи границы формата

обмена с ОН. Дл  команд Считывание пр мое и Запись граница формата определ етс  комбинацией 000 счетчика 9, дл  команды Считывание обратное - комбинацией 111. Если граница формата не достигнута, обра- батьгааетс  следующий сигнал обслуживани  данных. Если граница формата достигнута, в блоке 7 признаков измен етс  значение триггеров 57 и 58 признаков наличи  сформированного слова обмана в зоне пам ти, отведенной дп  данного устройства. Изменение значений признаков выполн етс  следующим образом.

При вьтолнении команды Считывание пр мое или Считьюание обратное (присутствует сигнал пр мого считывани  на линии 98 или сигнал обратного считывани  на линии 99) при вьфа- ботке по сигналам с выходов 86-88 счетчика 44 сигнала на линии 85 дл , команды Считьгоание пр мое или сигнала на линии 84 дл  команда Считывание обратное в блоке 7 измен етс  значение триггеров 57 и 58. По сигналу с выхода элемента И-ИЛИ 59 через элемент И 71 при наличии сигнала на выходе элемента ИЛИ 74, а также при отсутствии сигнала об окончании обмена на линии 111 и наличии управл ющего сигнала на линии 110 через элемент И-ИЛИ 62 вьфабатываетс  сигнал разрещени  установки триггеров 57 и 58, поданный на элементы И 68 и 69. При сброшенном триггере 58 (признак зан тости половины буферной зоны) этот триггер устанавливаетс  сигналом с элемента И 69, при установленном триггере 58 сигналом с элемента И 68 устанавливаетс  триггер 57 (признак зан тости буферной зоны). Триггер 57 при вводе устанавливаетс  тогда , когда из-за задержки в разгрузке буферной зоны в ней заполн тс  обе

11

половины. По сигналу с выхода элемента И 7 I элементом .ПНИ 76 выдаетс  на линию 97 сигнал, измен ющий в блоке 8 доступа к пам ти по счетному входу значение триггера 38 (триггер номера половины буферной зоны, работающий с интерфейсом). При достижении границы формата обмена с ОП следующий байт данных от ПФУ принимаетс  s другую половину буферной зоны. Изменение значени  триггера 38 свидетельствует об изменении 8-го разр да адреса обращени  к блоку 2 пам ти.

При сброшенном триггере 56 (признак зан тости блока промежуточного хранени  данных) и установленном триггере 58, т.е. соответствующих сигналах на лини х 94 и 96, блок 14 управлени  задает управл ющую последовательность сигналов чтени  сформированного слова данных (8 байтов) из блока 2 пам ти в блок 3 промежуточного хранени  данных. По сигналу на линии 105 от блока 14 управлени  при отсутствии сигнала записи на линии 100 элементом И-ИПИ 43 сбрасываютс  триггеры 41 и 39 и измен етс  состо ние триггера 40 в блоке 8 доступа к пам ти. ТТри сбросе триггера 41 разреша1етс  вьщача на выход коммутатора . 42 адреса.слова с второго входа коммутатора. Переключением триггера 40 отслеживаетс  та половина буферной зоны, с которой должен вести обмен блок 3 промежуточного

хранени  данных. I

После сброса триггера 41 адрес слова, подаваемый на адресные входы блока 2 пам ти, из которых читаютс  данные в блок 3, определ етс  следующим образом: разр ды 0-7 - адрес зоны пам ти (адрес ПФУ из регистра 4); разр д 8 - номер половины буфер- ной зоны (значение триггера 40); разр д 9 - номер слова (значение

, триггера 39). I

Данные словами (два слова по четыре байта) передаютс  из блока 2 пам ти в регистры 34 и 35 блока 3 промежуточного хранени  данных. Старшее слово данных из блока 2 пам ти через коммутатор 33 и регистр 34 . записьшаетс.  на регистр 35 (триггеры 36 и 37 сброшены, разреша  запись в оба регистра), сигналом с линии 103 устанавливаетс  триггер 37, фиксиру  содержимое регистра 35. По сигналу

60Q7012

на линии 106 устанавливаетс  триггер 39 в блоке 8 доступа к пам ти, раз- реша  чтение младшего слова данных, поступающего через коммутатор 33 в 5 регистр 34. При чтении младшего слова данных сигналом с линии 101 устанавливаетс  триггер 36, фиксиру  содержимое регистра 34.

При чтении данных в блоке 7 по

10 сигналу с линии 109 через элементы И 64 и ИЛИ 72 устанавливаетс  триггер 56 (признак зан тости регистров блока 3). По сигналу с выхода элемента И 64 через элемент 11ПИ 75 разре15 шаетс  сброс триггера 57 или 58. При установленном триггере 57 сбра- через элемент И-ИЛИ 61 сам триггер 57, а при сброшенном через элемент И-ИЛИ 63 сбрасьгааетс  триг- 20 гер 58. Сброс триггера 57 или 58 сигнализирует об освобождении половины буферной зоны и разрешает ее использование дл  новых данных при обмене. По установленному триггеру 56 (сиг25 нал на линии 94) в регистре 78 блока управлени  14 устанавливаетс  триггер запроса на передачу данных, сигнал с которого выдаетс  на выход 27 устройства. По этому сигналу продес30 сор организует обмен с ОП.

При обмене с ОП с выхода 19 устройства из регистра 35 читаетс  старшее слово данных, сигналом с линии 104 сбрасываетс  триггер 37, разреша  запись в регистр 35 данных из регистра 34 дл  вьщачи их на выход 19 устройства. После, выдачи младшего слова данных из регистра 35 в ОП возбуждением линии 102 сбрасываетс  триггер 36. Во врем  записи данных в ОП в процессоре модифицируетс  адрес данных и счет количества передаваемых данных из КСК. Модификаци  производитс  на величину, определ емую по адресу данных и счету данных до модификации. Счет данных при этом уменьшаетс  на величину константы С модификации, адрес данных увеличиваетс  на константу модификации при

команде Считывание пр мое и уменьшаетс  при команде Считывание обратное . Константа модификации с входа 22 устройства поступает в сумматор 10, который дл  команды Считывание

пр мое вычитает из содержимого счетчика 11 байтов эту константу. Промо- дифицированное сумматором 10 значение передаетс  через коммутатор 51 в

0

5

счетчик 50 no сигналам на лини х 118 и П9. При этом сигнал на линии 118 разрешает передачу через коммутатор 51 значени  от сумматора Ш, а также формирует через элементы ИЛИ 53 и ЗА на первом и втором управл ющих входах счетчика 50 комбинации П и разрешает прохождение синхросигнала с линии 119 через элемент И--ИЛИ 52 на синхровход счетчика 50,

Состо ние счетчика 9 адреса чтени -записи при этом не измен етс . Младпше разр ды промодифицированного адреса данных с входа 24 поступают на регистр 16 адреса данных.

Дл  команды Считывание пр мое равенство (2) записываетс  в виде:

СЧД - (СЧБ - С) РАДР + С5

или

СЧА - СЧБ + С РАДР + С, (7)

Дл  команды Считывание обратное равенство (1) записываетс  в виде:

СЧА + (СЧБ- С) РАДР - С (8)

Равенство не нарушаетс  при прибавлении одной и той же вели-чины к правой и левой его част м (7), или при вычитании одной и той же величины из правой и левой частей.

Сумматор 15 и блок сравнени  17 контролируют вьтолнение равенств (7) и (8). Сумматор выполн ет операцию так же5 как при занесении начальной информации или обмене данными со стороны ПФУ. При корректной работе сигнала на выходе блока 17 сравнени  не должно быть.

В блоке 7 сигналом с линии 119 через элементы И 66 и ИЛИ 73 сбрасываетс  триггер 56, сигнализиру  по линии 94 блоку 14 управлени  об освобождении регистров блока 3 промежуточного хранени  данных. Кроме того S измененна  информаци  о счете данных заноситс  с входа 23 в регистр 12 конца чтени . В процессе приема байтов от ПФУ блок 13 сравнени  производит сравнение содержимого счетчика 11 байтов и остаточного счета данных в регистре I2 конца чте ни . При обнаружении равенства в регистре 78 блока I4 управлени  по сиг налу блока 13 сравнени , поданному на один из входов дешифратора 80, устанавливаетс  триггер, с которого на выход 27 устройства выдаетс  сигнал о{прекращенни приема данных от

60Q7014

ПФУ, При этом в блоке 7 по вл етс  сигнал от блока 4 управлени  на линии 111, при наличии которого сигналом 110 через элемент И-ИЛИ 62 и 5 элемент И 68 или 69 устанавливаетс  признак зан тости половины буферной зоны или признак зан тости буферной зоны (триггер 57 или 58) в соответствии с заполнением буферной зоны. Про 0 цесс обмена с ОП продолжаетс  до исчерпани  счета данных. Если процесс приема байтов от ПФУ остановлен до получени  сигнала сравнени  с блока 13, процесс обмена с ОП продолжаетс 

5 до исчерпани  содержимого счетчика 11 байтов5 выдаваемого на выход 25 устройства. При этом константа модификации в блоке упраззлени  каналами формируетс  по текущему адресу дан20 ных и содержимому счетчика 11. При останове передачи данных по инициативе ПФУ в блоке 7 признаков сигналом с линии 112 при условии, что граница формата обмена с ОП не достигнута че25 рез элемент И-ИЛИ 62 и элемент И 68 или 69 в соответствии с заполнением буферной зоны ПФУ, устанавливаетс  триггер 58 или 57. Сигнал о том, что граница формата обмена,с СП не дос30 тигнута, вырабатываетс  на элементе И-ИЛИ 60 по отсутствию сигнала равенства содержимого счетчика 9 адреса чтени -записи комбинации 000 на линии 85 дл  команды Считывание пр - мое или по отсутствии сигнала равенства содержимого с ч етчик а 9 комбинации 111 на линии 84 дл  команды Считьгоание обратное.

При выполнении операции вывода

Запись до начала обмена с ПФУ заполн етс  буферна  зона, отведенна  данному ПФУ в блоке 2 пам ти. При свободных регистрах блока 3 (по значению триггера 56 блока признаков 7)

в регистре 78 блока 14 управлени  устанавливаетс  триггер запроса на передачу данных. Запрос выдаетс  на выход 27 устройства и поступает в процессор дл  организации обмена с

0 ОП. Данные из ОП с входа 20 устройства (два слова по четьфе байта) че- рез коммутатор 33 помещаютс  в регистры 35 и 34 блока 3. Наличие сигнала записи на линии 100 обеспечива5 ет прохождение через коммутатор 33 данных с входа 20 устройства. Данные принимаютс  в регистры 34 и 35 по сигналам с триггеров 36 и 37, так же.

15

как и при приеме данных в блок 3 от блока 2 пам ти при вводе. Как и при вводе в процессоре модифицируетс  адрес данных и счет передаваемых данных . Адрес данных увеличиваетс , а счет уменьшаетс . Как и при вводе измененна  информаци  о счете данных заноситс  в регистр 12 конца чтени , а также через сумматор 10 модифицируетс  содержимое счетчика 11 байтов При этом в сумматоре 10 к содержимому счетчика 11 байтов прибавл етс  константа модификации. Состо ние счетчика 9 адреса.чтени -записи не измен етс .

Дл  команды Запись равенство (1) записываетс  в виде:

СЧА + (СЧБ + С) РАДР + С. (9)

Равенство не нарушаетс  при добавлении константы к левой и правой его част м. Его выполнение контролируетс  сумматором 15 и блоком 17 сравнени . Сигнал на линии 98., подаваемый на управл ющий вход сумматора отсутствует. Сумматор вьшолн ет сложение . При корректной работе счетчиков , отсутствии ошибки в регистре адреса и корректной работе сумматора сигнала ошибки с блока 17 сравнени  нет.

В блоке 7 признаков при приеме данных в блок 3 по сигналу с линии 119 через элементы И 65 и ИЛИ 72 устанавливаетс  признак зан тости блока 3 (триггер 56), по которому блок 14 управлени  запускаетс  за запись данных из блока 3 в блок 2 пам ти. При зан том блоке 3 (единичном ypoв- не на линии 94) , наличии свободной половины буферной зоны (нулевом уровне на линии 95), наличии сигнала записи на линии 100 по сигналу на линии 105 элементом И-ИЛИ 43 в блоке 8 вьфабатьгоаетс  сигнал, сбрасьгааю- щиЙ триггеры 41 и 39 и измен ющий состо ние триггера 40. Уровень с триггера 41 разрешает использование значений триггеров 39 и 40 дл  адресации буферной зоны блока пам ти 2.

1.

Данные слова (два слова по. четыре байта) из регистров 34 и 35 блока 3 промежуточного хранени  данных записываютс  через коммутатор 1 в блок

2пам ти. Сигнал записи на линии 100 разрешает выдачу на выход коммутатора 1 содержимого регистра 35. Дешифратор 5 разрешает запись всех четы6П97П16

рех байтов с .пова. Сначала в буферную зону записываетс  старшее слово дан- . ных. Затем сигналом с линии 106 устанавливаетс  триггер 39 в блоке 8 5 доступа к пам ти, задава  адресацию пам ти дл  младшего слова данных, В блок 2 ,пам ти записьгеаетс  младшее слово данных из регистра 34 через регистр 35. Триггеры 36 и 37 переклю10 чаютс  так же, как и при выдаче данных в ОП при вводе. В блоке 7 по сигналу с линии 109 через элементы И 67 и ИШ- 73 сбрасываетс  триггер 56 (блок 3 промежуточного хранени 

15 данных освободилс ). Сигналом, с выхода элемента И 67 через элемент И-ИЛИ 62 вырабатьтаетс  разрешение установки триггеров 57 и 58 через элементы И 68 и 69. При сброшенном

0 триггере 58 этот триггер устанавливаетс  сигналом с элемента К 69, при установленном триггере 58 (половина буферной зоны зан та данными) сигналом с элемента И 68 устанавливаетс 

5 триггер 57. При вьгаоде буферна  зона поддерживаетс  в заполненном состо нии . Если освобождаетс  половина буферной зоны, блок 14 управлени  заполн ет ее по возможности из блока

0 3 промежуточного хранени  данных. Поэтому после записи первых восьми байтов в блок 2 в блок 3 читаетс  следующа  порци  данных из ОП и т.д.

После заполнени  буферной зоны данного ПФУ байт данных из нее передаетс  в ПФУ. Дп  этого сигналом с линии 107 в блоке 8 доступа к пам ти устанавливаетс  триггер 41. Слово в буферной зоне адресуетс  при этом значени м триггера 38 и старшего разр да счетчика 9 адреса чтени -записи. Нужный байт адресуемого слова выбираетс  коммутатором 6 выбора данных

.. и подаетс  на выход 21 устройства. На управл ющие входы коммутатора 6 дл  выбора нужного байта подаютс  младшие разр ды счетчика 9. При вьща- че данних в ПФУ на линии интерфейса в регистре 78 устанавливаетс  триг- irep и на выход 27 устройства вьщает- с  сигнал о готовности байта к обме . ну с ПФУ. При вьщаче прочитанного байта данных в ПФУ по сигналу обслуживани  данных, поступающему с входа 26 на дешифратор 80, блок управлени  вьщает управл ющие сигналы, по которым вьтолн етс  модификаци  счетчи- , ков 9 и 11. Из содержимого счетчика

0

5

0

1 I рьгчитаетс  единица, а к содержимому счетчика 9 прибавл етс  единица. На перкый и второй управл ющие входь счетчика 50 подаетс  комбинаци  10 с элементов ШМ 53 и 54 (отсутствуют сигналы на лини х 118 и 115, есть сигнал записи на линии 100), а на первый и второй входы управл ющие входы счетчика 4 - комбинаци  01 с элементов И.ПИ 47 и 48 (отсутствуют сигнал на линии П5 и сигнал обратного считьтани  на линии 99).

Дл  команды Яапись равенство (1) записьгеаетс  в виде:

(СЧА + 1) + (СЧБ - 1) РАДР. (10)

Равенство не нарушаетс  при прибавлении к одному слагаемому и вьти- тании из второго слагаемого одной и той же величины. Вьтолнение равенства (Ю) контролируетс  сумматором и блоком сравнени . Сумматор выполн - :ет операцию так же, как и при обмене

При работе с ПФУ, работающими в мультиплексном режиме, когда по инициативе устройства после передачи одного байта или группы байтов обмен

:с оперативной пам тью. При ошибке мо-зз может прерыватьс , а затем по требо30

35

40

дификации счетчиков на выходе блока 17 сравнени  по вл етс  сигнал огаиб-- ки : - После модификации счетчиков про- :вер етс  достижение .счетчиком 9 гра- . ницы формата обмена с ОП (комбинаци  000 счетчика 9). Если граница формата не достигнута, блок 4 управлени  переходит к чтению следующего байта из буферной зоны дл  передачи в ПФУ, При достижении границы формата измен ютс  значени  признаков заполнени  буферной зоны следующим образом . По сигналу на линии ПО при отсутствии сигнала об окончании обме на на линии 113, отсутствии сигнахга с элементами 74 (код команды За- пись) и наличии сигнгша на линии 85 (содержимое счетчика 9 адреса чтени - записи 9 равно 000) через элементы И 70 и .РШИ 75 в блоке 7 признаков разрешаетс  сброс триггеров 57 и 58 через элементы И-ИЛИ 61 и 63. При установленном триггере 57 сбрасываетс  сам этот триггер, а при сброшен- ном сбрасьгоаетс  триггер 58, освобожда  половину буферной зоны данного ПФУ. По сигналу с выхода элемента И 70 элементом ИЛИ 76 выдаетс  сигнал на линию 97, измен ющий в блоке 8 доступа к пам ти по счетному входу значение триггера 38. Следующий байт данных дл  передачи в ПФУ прочитьгеа155

ванию ПФУ продолжатьс  дальше (т.е. могут одновременно быть запущены на передачу данных несколько ПФУ), данные обмена с каждым из запущенных ПФУ буферизуютс  в блоке 2 пам ти. При этом, когда ПФУ прерьшйет обмен, значение счетчиков 9 и 11 с линий 30 и 31, а также значени  триггеров 57 и 58 из блока 7 признаков с линий 30 и значение триггера 38 из блока 8 доступа к пам ти с линии 28 читаютс  на выход 25 устройства в процессор. Эта информаци  запоминаетс  в УСУ, хран щемс  в управл ющей пам ти процессора . В УСУ хранитс  также и текущее значение регистра адреса данньгх. После этого в устройство может загружатьс  информаци  из КСК или УСУ дл  вьшолнени  обмена с другим ПФУ.

При возобновлении обмена, адрес ПФУ, прин тый с входа 18 устройства, заноситс  в регистр и адреса зоны пам ти дл  адресации буферной зоны. По запросу от блока управлени  канала из заправл ющей пам ти процессора читаетс  УСУ, из которого информаци  о заполнении буферной зоны подаетс  на вход 24 устройства. Сигнал о занесении УСУ подаетс  с входа 26 в блок 14 зтравлени . По этому сигналу вьфа- батьшаетс  управл ющий сигнал, вьща- ваемый по линии 116. Этим сигналом производитс  занесение информации с

етс  из другой половины буферной зоны данного ЛФУ.

Процесс обмена данными с ОП продолжаетс  до исчерпани  счета данных 5 из КСК. После этого выдача данных в ПФУ продолжаетс  до исчерпани  содержимого счетчика 11 байтов. При исчерпании счетчика байтов (нулевые уровни на лини х 89-93) в блок 14

О управлени  с элемента ИЛИ 53 выдаетс  сигнал равенства нулю содержимого -счетчика 50, В этом случае в блоке 7 признаков управл ющим сигналом на линии при отсутствии сиг5 нала с.элемента И 70 (код команды Яапись) и наличии сигнала об окончании обмена на линии ПЗ сбрасывает- с  триггер 58, сигнализиру  об освобождении буферной зоныо На этом опе0 раци  заканчиваетс .

При работе с ПФУ, работающими в мультиплексном режиме, когда по инициативе устройства после передачи одного байта или группы байтов обмен

з может прерыватьс , а затем по требо0

5

0

ванию ПФУ продолжатьс  дальше (т.е. могут одновременно быть запущены на передачу данных несколько ПФУ), данные обмена с каждым из запущенных ПФУ буферизуютс  в блоке 2 пам ти. При этом, когда ПФУ прерьшйет обмен, значение счетчиков 9 и 11 с линий 30 и 31, а также значени  триггеров 57 и 58 из блока 7 признаков с линий 30 и значение триггера 38 из блока 8 доступа к пам ти с линии 28 читаютс  на выход 25 устройства в процессор. Эта информаци  запоминаетс  в УСУ, хран щемс  в управл ющей пам ти процессора . В УСУ хранитс  также и теку, щее значение регистра адреса данньгх. После этого в устройство может загружатьс  информаци  из КСК или УСУ дл  вьшолнени  обмена с другим ПФУ.

При возобновлении обмена, адрес ПФУ, прин тый с входа 18 устройства, заноситс  в регистр и адреса зоны пам ти дл  адресации буферной зоны. По запросу от блока управлени  канала из заправл ющей пам ти процессора читаетс  УСУ, из которого информаци  о заполнении буферной зоны подаетс  на вход 24 устройства. Сигнал о занесении УСУ подаетс  с входа 26 в блок 14 зтравлени . По этому сигналу вьфа- батьшаетс  управл ющий сигнал, вьща- ваемый по линии 116. Этим сигналом производитс  занесение информации с

191

входа 24 устройства в регистр 6 адреса данных, триггеры 57 и 58 блока 7 признаков и триггеры 38 и 40 блока 8 доступа к пам ти. По сигналам на лини х 115-и 117, вырабатьшаемым по сигналам на лини х 121 и 123 блоком 14 управлени , информаци  с входа 24 устройства заноситс  в счетчик 9 адреса чтени -записи. По тем же сигналам заноситс  информаци  и в счетчик 11 байтов. При этом сигналом с линии разрешаетс  передача на информационные входы счетчика 50 через коммутатор 5 информации с входа 24 устройства. Информаци , заносима  в блоки 7,8,9,11 и 16, поступает в устройство одновременно дп  всех этих блоков по равным лини м шин, ИДУ1ЦИМ с входа 24 устройства. После занесени  УСУ в устройство сумматором и блоком сравнени  контролируетс  выполнение равенств (1) и (2). После восстановлени  информации на регистрах устройства должно вьшол- н тьс  соответствующее равенство.

Таким образом, необходима  информаци  загружена на регистры устройст ва, устройство подготовлено к продол

жению обмена.

В мультиплексном режиме при передаче ка эдого байта контроль работы

26097020

аппаратуры по передаче байтов данных производитс  так же, как- описано при непрерьгеном режиме.

Claims (1)

1. Формула изобретени 

   Устройство дл  обмена данными между оперативной пам тью и периферийными устройствами по авт. св.

   № 1182536, отличающеес  тем, что, с целью повьшени  достоверности работы, в него введены второй сумматор, регистр адреса данных, второй блок сравнени , причем выход

   второго блока сравнени   вл етс  выходом опгибки устройства, информационный вход регистра адреса данных подключен к адресному выходу центрального процессора, при этом вход записи

   регистра адреса данных и разрешающий вход второго сумматора соединены с второй группой выходов блока управлени , первый и второй информационные входы второго сумматора соединены с

   информационными выходами счетчика адреса чтени -записи и счетчика байтов соответственно, первый и второй информационные входы второго блока сравнени  соединены с выходами второго сумматора и регистра адреса данных соответственно.

   фу€.а

   to «

   uf

   ic

   n :э

   &

   4

   (риг. 6 Редактор Л.Пчелинска 

   Фиг. 7 .

   Составитель С.Пестмал,

   Техред М.Ходанич Корректор Е.Сирохман

   Заказ 5234/51Тира-х 671Подписное

   ВНИИЛИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

   фг/g. 5