JPS58147089A - Dip型icのセラミツク厚膜印刷回路基板への実装方法 - Google Patents

Dip型icのセラミツク厚膜印刷回路基板への実装方法

Info

Publication number
JPS58147089A
JPS58147089A JP2847982A JP2847982A JPS58147089A JP S58147089 A JPS58147089 A JP S58147089A JP 2847982 A JP2847982 A JP 2847982A JP 2847982 A JP2847982 A JP 2847982A JP S58147089 A JPS58147089 A JP S58147089A
Authority
JP
Japan
Prior art keywords
lead
printed circuit
thick film
circuit board
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2847982A
Other languages
English (en)
Inventor
正敏 田仲
武内 省二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2847982A priority Critical patent/JPS58147089A/ja
Publication of JPS58147089A publication Critical patent/JPS58147089A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、DIP型ICのセラミック厚膜印刷基板へ
の実装方法にかかる。
ハイブリッドICは、セラミック厚膜印刷回路基板の上
へ、導体用ペースト、ガラスペースト、抵抗用ペースト
等を必要な回、数繰返し印刷して、抵抗、導体配線パタ
ーンを構成する。さらに、コンデンサチップ、半導体I
Cチップ、抵抗チップなど、必要なチップ部品を、導体
配線の適当な位置に取りつける。
ハイブリッドICは、このように、リードのないチップ
部品を厚膜印刷回路基板に後づけする事が多い。半導体
ICチップを取りつける時は、半導体ICチップを定め
られた位置にダイボンディングしたものを厚膜印刷基板
に接着し、ICチップの電極と、印刷基板の電極とをワ
イヤボンディングして接続することが多い。そして、半
導体ICチップの上へセラミック製のシーラーを被せて
完全にシールする。シーラーにより、半導体ICチップ
、ボンディング部は、物理的、化学的に外部と遮断され
る。
しかしながら、ノAイブσツドICに、既着こモールド
され完成したモノリシックICを取付けたい場合もある
DIP型のモノリシックICは、既に多数の種類の機能
を持ったものが、頗る安価に市販されており、性能も安
定している。ある目的に対し、これに適合するDIP型
ICを入手す4のは極めて容易である。同機能の半導体
ICチップを入手するのより簡単である場合が多い。
DIP型ICは、半導体ICチップを長方形状にモール
ドしたパッケージの左右に平行な下向きのリードを備え
ている。これらリードは、プリント基板へハンダづけす
る為のものであった。DIP型ICは、専らプリント基
板へ取付けて用いられている。すなわち、プリント基板
へ、リードに対応する位置へ配線パターンをエツチング
法等により作っておき、さらに孔を穿って、ここへDI
P型ICのリードを差込み、裏側でリードと配線パター
ンの電極部とをハンダづけする。
発明者の知る限りでは、従来、第5図又は第6図に示す
ような方法で、DIP型ICの厚膜印刷基板への実装が
なされている。
第5図の例は、DIP型ICのリードを全て、外側へ折
曲げて厚膜印刷基板へハンダ付けしたものである。すな
わち、厚膜印刷基板21の上へ、DfP型rc22のり
〜ド23を外側に折曲げ、折曲部24をハンダ接合25
シである。
これは安直な実装方法であるが、全てのリード23が同
一長さの位置で厳密に折曲げられなければならない。そ
うでなければ、短かく折曲げられたリードが厚膜基板上
より離れてしまう可能性があるからである。
第6図に示す従来例は、DIP型IC22のり一ド23
を短かく切り揃えて、ハンダ接合25シたものである。
これも安直な方法であるが、全リードを同一長さに切り
揃えなければならず、実際には、難しい。
DIP型ICのリードの数は14 、16 、22 、
24 。
28 、40などさまざまであるが、いずれにしても数
が多い。リードを全く同じ長さに折曲げ、切断するには
特別の治具を必要とし、しかも長い時間をかけて慎重に
作業しなければならない。非能率的であった。
いまひとつ難点がある。いずれの方法も、厚膜基板の表
面の導体パターンへ二次元的にハンダ接合しているだけ
であるから、接合強度が弱い、という事である。DIP
型IC22に外的な衝撃力が加わったり、厚膜印刷基板
21自体が繰返し振動を受けたりすると、リードが厚膜
基板から外れる惧れがあった。
DIP型ICはもともと、プリント基板へ、リード穴を
設け、ここへリードを差込み、裏面においてハンダ付け
して使用するようになっている。
つまりリード穴のような、物理的に堅固な支持構造が望
ましいわけである。プリント基板はエポキシ樹脂など軟
い板であるから、ユーザー側で、任意にリード穴を簡単
に穿孔する事ができる。
セラミック厚膜印刷回路基板は、プリント基板と異り、
極めて硬い。ユーザー側で、自在にリード穴を穿孔する
事ができない。
本発明は、このような欠点を解決するもので、セラミッ
ク白基板製造の際に、DIP型’I Cのリードに対応
する位置へリード通し穴を穿孔し、この後、回路を厚膜
印刷する時、リード通し穴の周辺に導体用ペース′トを
厚膜印刷し、DIP型ICのリードをリード通し穴へ差
入れてノ\ンダ接合する方法を与える。
以下、実施例を示す図面によって、本発明の構成、作用
及び効果を説明する。
第1図は本発明を実施するためのセラミック白基板の平
面図である。
セラミック白基板工は、アルミナを主体とするセラミッ
クで、表裏面は平滑、白色である。DIP型ICのリー
ドを取り付ける位置に、リード通し穴2がリードの数だ
け穿孔しである。
このように、予めリード通し穴2を穿ったセラミック白
基板1の上へ、抵抗パターン、導体パターン、ガラスパ
ターンを何層にも繰返し厚膜印刷する。
第2図はセラミック印刷基板へ回路パターンを印刷した
一例を示す平面図である。
第2図に於て、導体ペース)(AgPdなど)を厚膜印
刷した導体パターン3は、2本の平行な細線で示しであ
る。抵抗パターンRi(iは添字)は、2つの導体パタ
ーンにまたがって矩形状に設けられている。コンデンサ
チップC1(iは添字)は、2つの導体パターンにまた
がって設けられる矩形状の領域に対応している。
第1図に対応して、セラミック基板1の右上方には、7
つづつ平行な2条のリード通し穴2.・・0. がある
が、リード通し穴2.・・・・・・の周辺には、導体ペ
ーストを印刷してなる円形のリード用導体パターン(ラ
ンド)4が形成されている。
リード用導体パターン4は、他の導体パターン3の一部
として、これらと同時に厚膜印刷される。
導体パターン3が交叉する位置では、間にオーバーガラ
スパターン5を印刷し、この上下を通して導体パターン
を分離する。
リード用導体パターン(ランド)4は、リード通し穴2
.・・・・・の周囲の基板表面に厚膜印刷する°だけで
も良いが、さらに、リード通し穴2.・・・・・・の穴
の内壁へもリード用導体を厚膜印刷することとしても良
い。
穴の内壁へ導体ペーストを引込むには、セラミック基板
の裏側から、真空ポンプを用いて、空気をリード通し穴
2を通して吸引しつつ、印刷することとすれば良い。余
分の導体ペーストがリード通し穴2の内壁部へ引寄せら
れる。この後、通常の厚膜印刷技術に従い、乾燥、焼成
すれば良い。
第3図はこのようにリード通し穴の内壁部にもリード用
導体パターン4を印刷したもののリード通し穴近傍の拡
大斜視図である。
第2図のような厚膜印刷回路ができると、必要なコンデ
ンサチップ、半導体ICチップなどをとりつけ、DIP
型ICをとりつける。
これらのチップ部品を取付ける導体パターン(電極部)
にはハンダペーストを印刷しておく。
そして、これらチップ、DIPfileを基板上に載置
する。DIP型IC5はリードを適当な長さに切り、こ
れをリード通し穴2へ差込んでおく。
こうした厚膜印刷基板は、す70−炉に入れて加熱する
。ハンダペーストは熱によりとけて、チップ部品やDI
P型ICを所定の位置で、導体パターン3にハンダ接“
、合する。
第4図はDIP型ICが厚膜印刷基板上にハンダ接合さ
れた状態を示す縦断面図である。
DIP型IC5のリード7は適当な長さに切断され先端
部8が、リード通し穴2へ差込まれている。そして、厚
膜印刷基板1の表側すなわち、DIP型IC6の存在す
る方の面に於てハンダ9により、厚膜印刷基板上の導体
パターン(ランド)4にハンダ接合されている。プリン
ト基板へ取付ける場合のように裏面でハンダづけされる
のではなく、表面でハンダづけされる。また、第3図に
示すようなリード用導体パターンを穴の中にも持つもの
は、リード7と穴の内壁上の導体パターン4ともハンダ
接合されることになる。
本発明によれば、DIP型ICをセラミック厚膜基板へ
実装するため、予めDIP型ICの差込まれるべきリー
ド通し穴をセラミック白基板製造の際に穿孔し、その後
、リード用導体パターンを通し穴の周辺又は穴の内壁に
も及んで設けることとしたので、DIP型ICを物理的
により堅牢に、セラミック厚膜基板へ固着することがで
きる。
リードを一定の長さになるよう、厳密に等しく折曲げた
り、厳密に等しく切断したりする困難で時間のかかる作
業を必要としない。
リードは切り揃えなければならないが、リード先端は、
リード通し穴へ挿入するのであるから、リードの長さに
関し、バラつきがあっても差支えない。
リードと厚膜印刷基板を単に平面接触させるものでは精
度が厳格に要求されるが、本発明では、穴へリードを通
しリード先端を拘束してしまうがら精度はさほど要求さ
れないわけである。
また、リード通し穴へリード先端を差入れて止めるから
、ハンダ接合力以外に通し穴のリードへ及ぼす摩擦力が
、リードを固定するように働き、接合固着力が高い。外
的な衝撃、振動があっても、このような力は、リード通
し穴が受けるのであって、ハンダ接合部に殆んど外力が
加わらない。従って、ハンダ接合部は安定し、長年の間
にリードが導体パターン4から離脱するという惧れがな
い。
このように有用な発明である。
【図面の簡単な説明】
第1図は本発明を実施するためのセラミック白基板の平
面図。 第2図はセラミック印刷基板へ回路パターンを印刷した
1例を示す平面図。 第3図はリード通し穴内壁部にリード用導体パターンを
印刷したもののリード穴通し穴近傍拡大斜視図。 第4図は本発明の方法に於て、DIP型ICが厚膜印刷
基板上にハンダ接合された状態を示す縦断面図。 第5図は、従来例に係るI)IP型ICのセラミック厚
膜印刷基板への取付構造を示す断面図。 第6図は、従来例に係るDIP型ICのセラミック厚膜
印刷基板への取付構造を示す断面図。 1・・・・・セラミック基板 2・・・・・・リード通し穴 3・・・・・・導体パターン 4・・・・・・リード用導体パターン 5・・・・・・オーバーガラス 5 、、、、、、 D I P型IC 7・・・・・リード 8・・・・・リード先端 9・・・・・ハ ン ダ 発  明  者        1) 仲  正  敏
武  内  省  二 特許出願人  住友電気工業株式会社

Claims (1)

    【特許請求の範囲】
  1. セラミック白基板製造の際、DIP型ICのリードに対
    応する位置へリード通し穴を穿孔しておき、回路を厚膜
    印刷する時、リード通し穴の周辺に導体用ペーストを厚
    膜印刷し、DIP型ICのリードをリード通し穴へ差入
    れてこれをハンダ接合する事を特徴とするDIP型IC
    のセラミック厚膜印刷回路基板への実装方法。
JP2847982A 1982-02-24 1982-02-24 Dip型icのセラミツク厚膜印刷回路基板への実装方法 Pending JPS58147089A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2847982A JPS58147089A (ja) 1982-02-24 1982-02-24 Dip型icのセラミツク厚膜印刷回路基板への実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2847982A JPS58147089A (ja) 1982-02-24 1982-02-24 Dip型icのセラミツク厚膜印刷回路基板への実装方法

Publications (1)

Publication Number Publication Date
JPS58147089A true JPS58147089A (ja) 1983-09-01

Family

ID=12249783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2847982A Pending JPS58147089A (ja) 1982-02-24 1982-02-24 Dip型icのセラミツク厚膜印刷回路基板への実装方法

Country Status (1)

Country Link
JP (1) JPS58147089A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6452270U (ja) * 1987-09-29 1989-03-31
JPH0645743A (ja) * 1992-07-24 1994-02-18 Matsushita Electric Ind Co Ltd 回路基板とそのハンダ付方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6452270U (ja) * 1987-09-29 1989-03-31
JPH0645743A (ja) * 1992-07-24 1994-02-18 Matsushita Electric Ind Co Ltd 回路基板とそのハンダ付方法

Similar Documents

Publication Publication Date Title
US5446317A (en) Single in-line package for surface mounting
JPS62217476A (ja) 磁気ヘツドアセンブリ
JPS58147089A (ja) Dip型icのセラミツク厚膜印刷回路基板への実装方法
JPH06244304A (ja) リードレスチップキャリアパッケージ
JP3235451B2 (ja) 回路モジュールの製造方法及び回路モジュール
JP2705468B2 (ja) 混成集積回路装置
JPS6143857B2 (ja)
JPH0823163A (ja) 基板の実装方法
JP2623952B2 (ja) 集積回路パッケージ
JP2772190B2 (ja) 接続用ピンの装着方法
JP2665865B2 (ja) 柱状コンデンサの取付方法
JPS58105587A (ja) 回路基板
JPS61225827A (ja) 半導体素子の実装構造
JPS631093A (ja) 電子部品搭載用基板装置
JPS634690A (ja) 厚膜混成集積回路基板
JPS60236283A (ja) 電子回路基板
JP2777114B2 (ja) テープキャリア
JPS61278198A (ja) 電子回路モジユ−ル
JPS62219948A (ja) 半導体用パツケ−ジ
JPH11340589A (ja) 可撓性回路基板
JPS60107896A (ja) プリント基板装置
JPS5848496A (ja) 小型電子回路部品構体
JPS59101890A (ja) 混成集積回路の製造方法
JPS6163085A (ja) フラツトパツケ−ジ実装基板
JPS60250688A (ja) 電子回路ブロツク