JPS6452270U - - Google Patents
Info
- Publication number
- JPS6452270U JPS6452270U JP14888087U JP14888087U JPS6452270U JP S6452270 U JPS6452270 U JP S6452270U JP 14888087 U JP14888087 U JP 14888087U JP 14888087 U JP14888087 U JP 14888087U JP S6452270 U JPS6452270 U JP S6452270U
- Authority
- JP
- Japan
- Prior art keywords
- hole
- terminal
- electronic component
- insulating substrate
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims 3
- 238000009751 slip forming Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Landscapes
- Details Of Resistors (AREA)
- Coils Or Transformers For Communication (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
第１図は本考案の一実施例である回路基板装置
を説明するための図、第２図は第１図におけるＡ
―Ａ線に沿う断面図、第３図は回路基板装置を内
設してなるチユーナ装置の断面図、第４図は開口
部にレジストが形成された状態を示す断面図、第
５図は開口部の変形例を示す断面図である。 １……回路基板装置、２……絶縁基板、２ａ…
…表面部、２ｂ……裏面部、３，３ａ，３ｂ……
導電層、４……電子部品、４ａ……端子、６……
貫通孔、６ａ……孔部、６ｂ，６ｂ−１……開口
部、７……レジスト。
を説明するための図、第２図は第１図におけるＡ
―Ａ線に沿う断面図、第３図は回路基板装置を内
設してなるチユーナ装置の断面図、第４図は開口
部にレジストが形成された状態を示す断面図、第
５図は開口部の変形例を示す断面図である。 １……回路基板装置、２……絶縁基板、２ａ…
…表面部、２ｂ……裏面部、３，３ａ，３ｂ……
導電層、４……電子部品、４ａ……端子、６……
貫通孔、６ａ……孔部、６ｂ，６ｂ−１……開口
部、７……レジスト。
Claims (1)
- 【実用新案登録請求の範囲】 脚状の端子を有してなる電子部品と、 該電子部品の端子が表面部より挿入される孔部
と、該孔部より裏面部に向け連続的に開口するよ
う形成された開口部とよりなる貫通孔を設けてな
る絶縁基板と、 該絶縁基板上にパターン形成されると共に該貫
通孔内に連続して形成されてなる導電層とを設け
ており、 該電子部品の端子を、該端子の先端が該絶縁基
板の裏面部より突出しない該貫通孔内に位置する
よう位置決めして該導電層に接続してなる構成の
回路基板装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14888087U JPS6452270U (ja) | 1987-09-29 | 1987-09-29 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14888087U JPS6452270U (ja) | 1987-09-29 | 1987-09-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6452270U true JPS6452270U (ja) | 1989-03-31 |
Family
ID=31420598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14888087U Pending JPS6452270U (ja) | 1987-09-29 | 1987-09-29 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6452270U (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323548B2 (ja) * | 1973-03-14 | 1978-07-15 | ||
| JPS54121972A (en) * | 1978-03-15 | 1979-09-21 | Aiwa Co | Method of producing printed circuit board |
| JPS58147089A (ja) * | 1982-02-24 | 1983-09-01 | 住友電気工業株式会社 | Ｄｉｐ型ｉｃのセラミツク厚膜印刷回路基板への実装方法 |
-
1987
- 1987-09-29 JP JP14888087U patent/JPS6452270U/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323548B2 (ja) * | 1973-03-14 | 1978-07-15 | ||
| JPS54121972A (en) * | 1978-03-15 | 1979-09-21 | Aiwa Co | Method of producing printed circuit board |
| JPS58147089A (ja) * | 1982-02-24 | 1983-09-01 | 住友電気工業株式会社 | Ｄｉｐ型ｉｃのセラミツク厚膜印刷回路基板への実装方法 |