JPS58147071A - Ｍｏｓ半導体装置の製造方法 - Google Patents
Ｍｏｓ半導体装置の製造方法Info
- Publication number
- JPS58147071A JPS58147071A JP57221086A JP22108682A JPS58147071A JP S58147071 A JPS58147071 A JP S58147071A JP 57221086 A JP57221086 A JP 57221086A JP 22108682 A JP22108682 A JP 22108682A JP S58147071 A JPS58147071 A JP S58147071A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- source
- drain region
- dielectric
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 36
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 23
- 238000002513 implantation Methods 0.000 claims description 21
- 239000003989 dielectric material Substances 0.000 claims description 14
- 239000007943 implant Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims 3
- 238000000855 fermentation Methods 0.000 claims 1
- 230000004151 fermentation Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 53
- 239000000463 material Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000012010 growth Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002829 nitrogen Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000005437 stratosphere Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法の改良に関し、％に大規
模集積回路のＭＯＳ）ランジスタを製造するための改良
された処理技術に関する。
模集積回路のＭＯＳ）ランジスタを製造するための改良
された処理技術に関する。
ＭＯＳトランジスタは一般に基板中にソース／ドレイン
領域と、これらソース／ドレイン領域間の基板の上であ
ってしかも基板から比較的薄い誘電体により分離された
ゲート電極とを有している。
領域と、これらソース／ドレイン領域間の基板の上であ
ってしかも基板から比較的薄い誘電体により分離された
ゲート電極とを有している。
このゲートとソース／ドレイン領域との相対的な整合は
トランジスタの性能に影響する重要な因子である。
トランジスタの性能に影響する重要な因子である。
従来の製造技術によれば一般にソース／ドレイン領域の
縁部がまずゲートの縁部と実質的に垂直方向で整合され
る。しかしながら、以降の熱処理段階においてソース／
ドレイン領域が横方向に拡散する。このためゲートの縁
部がソース／ドレイン領域と重なってしまう。その結果
、好ましくないゲート−ドレイン重畳およびミラー容量
が生じ、トランジスタの動作速度が低下する。
縁部がまずゲートの縁部と実質的に垂直方向で整合され
る。しかしながら、以降の熱処理段階においてソース／
ドレイン領域が横方向に拡散する。このためゲートの縁
部がソース／ドレイン領域と重なってしまう。その結果
、好ましくないゲート−ドレイン重畳およびミラー容量
が生じ、トランジスタの動作速度が低下する。
この問題を回避するために、ゲートの縁部に対してオー
バーハングとなるフォトレジストまたは誘電体な与える
ようにそのゲートをアンダーカットするようＶＣゲート
の上面にフォトレジストまたは誘電体を設けることが試
みられている。このオーバーハングはゲートの近接縁部
からソース／ドレイン注入を横方向に分離するソース／
ドレイン注入領域を限定する。しかしながら、アンダー
カットの量の制御は困難であり、従ってゲートとソース
／ドレイン領域間の整合は大幅に変化する。
バーハングとなるフォトレジストまたは誘電体な与える
ようにそのゲートをアンダーカットするようＶＣゲート
の上面にフォトレジストまたは誘電体を設けることが試
みられている。このオーバーハングはゲートの近接縁部
からソース／ドレイン注入を横方向に分離するソース／
ドレイン注入領域を限定する。しかしながら、アンダー
カットの量の制御は困難であり、従ってゲートとソース
／ドレイン領域間の整合は大幅に変化する。
他の問題はソース／ドレイン領域用のコンタクトに関す
る。コンタクトをパターン形成する方法に厳しい許容度
を設定しない限り、ゲート電極から充分分離された良好
な整合度をもつソース／ドレインコンタクトをつくるこ
とは困難である。
る。コンタクトをパターン形成する方法に厳しい許容度
を設定しない限り、ゲート電極から充分分離された良好
な整合度をもつソース／ドレインコンタクトをつくるこ
とは困難である。
これらの理由により従来の製造技術は特に集積度の高さ
が最も重要である高速大規模集積回路の構成には充分満
足なものではない。
が最も重要である高速大規模集積回路の構成には充分満
足なものではない。
本発明の一般的な目的はＭＯＳ）ランジスタ用の改良さ
れた製造技術を提供することである。
れた製造技術を提供することである。
本発明の他の目的は充分制御されて大幅に低下したミラ
ー容量およびより高い動作速度を有するＭＯＳトランジ
スタの製造技術を提供することである。
ー容量およびより高い動作速度を有するＭＯＳトランジ
スタの製造技術を提供することである。
本発明の他の目的はソース／ドレインコンタクトがそれ
らのゲート電極に対し、より容易に自己整合するごとく
なった製造技術を提供することである。
らのゲート電極に対し、より容易に自己整合するごとく
なった製造技術を提供することである。
以下に代表的なＭＯＳ）ランジスタのソース／ドレイン
領域とそのポリシリコンゲート電極との整合を制御しそ
して自己整合したソース／ドレインコンタクトを形成す
る方法を述べる。その後にポリシリコンまたは他のゲー
ト材料を用いる場合に同じ結果を達成すると共に製造上
の種々の他の観点についての制御を与える技術について
説明する。以下に詳述するようＫこの自己整合したソー
ス／ドレイン領域は必要であれば例えばトランジスタの
ゲート上に−電体絶縁層を同時に設けることＫよりシリ
コン単体に対してであっても形成される。
領域とそのポリシリコンゲート電極との整合を制御しそ
して自己整合したソース／ドレインコンタクトを形成す
る方法を述べる。その後にポリシリコンまたは他のゲー
ト材料を用いる場合に同じ結果を達成すると共に製造上
の種々の他の観点についての制御を与える技術について
説明する。以下に詳述するようＫこの自己整合したソー
ス／ドレイン領域は必要であれば例えばトランジスタの
ゲート上に−電体絶縁層を同時に設けることＫよりシリ
コン単体に対してであっても形成される。
減少したミラー容量および自己整合コンタクトを与える
べく自己整合したソース／ドレインを有するＭＯＳ）ラ
ンジスタの製造方法を第１ないし第４図を参照して次に
説明する。これらの図はこの製造方法における種々の段
階で行われるトランジスタ製造工程を例示するものであ
る。
べく自己整合したソース／ドレインを有するＭＯＳ）ラ
ンジスタの製造方法を第１ないし第４図を参照して次に
説明する。これらの図はこの製造方法における種々の段
階で行われるトランジスタ製造工程を例示するものであ
る。
第１図は基板１０および例えば局部酸化により従来の方
法で形成されるフィールド酸化物領域１２゜１３を示し
ている。これらフィールド酸化物領域間に１個のＭＯＳ
）ランジスタが従来のよう（まずゲート酸化物１４を形
成することくよりつくられる。
法で形成されるフィールド酸化物領域１２゜１３を示し
ている。これらフィールド酸化物領域間に１個のＭＯＳ
）ランジスタが従来のよう（まずゲート酸化物１４を形
成することくよりつくられる。
次に面抵抗的２０％までドーピングされたＰＯＬＹで示
すポリシリコン層が限定されそしてフォトレジストハタ
ーン形成技術によりエツチングされる。
すポリシリコン層が限定されそしてフォトレジストハタ
ーン形成技術によりエツチングされる。
これによりＰＯＬＹゲート電極１６がトランジスタの目
的とするチャネルの上に形成される。
的とするチャネルの上に形成される。
例えば酸化物である誘電体層１８が次にゲート電極１６
の上面および側面上およびゲート電極に隣接した基板の
上に、ゲート電極の上および側面の酸化物層が目的とす
るソース／ドレイン領域の上のゲート電極に隣接した酸
化物層と比較して厚くなるように形成される。これは厚
さ約５００ ｎｍの酸化物層１８がゲート電極の上面（
寸法Ａ）上に形成されるまで８５０℃で蒸気酸化すると
とにより完全に形成される。この酸化物を差をもって成
長させる工程はゲート電極の側面（寸法Ｂ）上にはｇ同
様の厚さの酸化物をその目的とするソース／ドレイン領
域の上に比較的薄い酸化物層（寸法Ｃ）をつくる。ＣＫ
おける酸化物層の厚さはドーピングされたゲート電極の
上面および側面上で酸化物はより高速で成長するから一
般に約１７０ ｎｍである。
の上面および側面上およびゲート電極に隣接した基板の
上に、ゲート電極の上および側面の酸化物層が目的とす
るソース／ドレイン領域の上のゲート電極に隣接した酸
化物層と比較して厚くなるように形成される。これは厚
さ約５００ ｎｍの酸化物層１８がゲート電極の上面（
寸法Ａ）上に形成されるまで８５０℃で蒸気酸化すると
とにより完全に形成される。この酸化物を差をもって成
長させる工程はゲート電極の側面（寸法Ｂ）上にはｇ同
様の厚さの酸化物をその目的とするソース／ドレイン領
域の上に比較的薄い酸化物層（寸法Ｃ）をつくる。ＣＫ
おける酸化物層の厚さはドーピングされたゲート電極の
上面および側面上で酸化物はより高速で成長するから一
般に約１７０ ｎｍである。
酸化物層１８の寸法およびその形成方法とは無関係にゲ
ート電極（寸法Ｂ）の側面の酸化物の厚さは後に注入さ
れるソースとドレインがゲート電極とソース／ドレイン
領域との間に実質的なギャップあるいは重なりを生じる
ことな（トランジスタの製造の結果ゲート電極１６の垂
直縁部と密に整合するように遇ばれる。すなわち、ゲー
）ｉｌＥ＆の側面上の酸化物は基板の下側部分を覆って
注入が生じないようにする注入マスクとして作用する。
ート電極（寸法Ｂ）の側面の酸化物の厚さは後に注入さ
れるソースとドレインがゲート電極とソース／ドレイン
領域との間に実質的なギャップあるいは重なりを生じる
ことな（トランジスタの製造の結果ゲート電極１６の垂
直縁部と密に整合するように遇ばれる。すなわち、ゲー
）ｉｌＥ＆の側面上の酸化物は基板の下側部分を覆って
注入が生じないようにする注入マスクとして作用する。
酸化物層１８の形成後にソース／ドレイン領域が約６
Ｘ １ｒＪ”個／ｃｄのイオン線量で約０．３ミクロン
の深さまで例えば砒素または燐のイオン注入を受ける。
Ｘ １ｒＪ”個／ｃｄのイオン線量で約０．３ミクロン
の深さまで例えば砒素または燐のイオン注入を受ける。
ゲート電極１６の側面上の酸化物により与えられるマス
ク効果により、ソース／ドレイン領域加、２２はゲート
電極の垂直縁部近辺では注入されない。むしろゲート電
極１６とソース／ドレイン領域との間にギャップが生じ
てソース／ドレイン領域の拡散を許すことＫなる。
ク効果により、ソース／ドレイン領域加、２２はゲート
電極の垂直縁部近辺では注入されない。むしろゲート電
極１６とソース／ドレイン領域との間にギャップが生じ
てソース／ドレイン領域の拡散を許すことＫなる。
成る場合には改良された分離を行うために層１８の厚さ
く寸法大）を増加することが望ましい。また薄い酸化物
を通しまたは全く直接にソース／ドレイン領域を注入す
るような場合には厚さＣを別個に制御または減少させる
ことが望ましいことがある。これらの場合には後述する
プラズマエツチングのような異方性のエツチングを用い
てソース／ドレイン領域を覆う酸化物層を除去または薄
くすることも出来る。異方性エツチングを用いることに
よれば、側面酸化物（寸法Ｂ）は実質に薄くされず、そ
のためゲート電極と注入されたソース／ドレイン領域間
のギャップは約５００ ｎｍとなる。
く寸法大）を増加することが望ましい。また薄い酸化物
を通しまたは全く直接にソース／ドレイン領域を注入す
るような場合には厚さＣを別個に制御または減少させる
ことが望ましいことがある。これらの場合には後述する
プラズマエツチングのような異方性のエツチングを用い
てソース／ドレイン領域を覆う酸化物層を除去または薄
くすることも出来る。異方性エツチングを用いることに
よれば、側面酸化物（寸法Ｂ）は実質に薄くされず、そ
のためゲート電極と注入されたソース／ドレイン領域間
のギャップは約５００ ｎｍとなる。
しかしながら以降の熱処理によるソース／ドレイン領域
の横方向の拡散を少くする、例えば３００ｎｍのような
小さ〜之ギャップを与えるＫは、ゲート電極の側面上の
酸化物を制御可能に薄くするようにエツチングの異方性
を変更することが望ましい。
の横方向の拡散を少くする、例えば３００ｎｍのような
小さ〜之ギャップを与えるＫは、ゲート電極の側面上の
酸化物を制御可能に薄くするようにエツチングの異方性
を変更することが望ましい。
ソース／ドレイン領域が注入形成された後に、熱処理を
含む通常の処理が行われる。そのような熱処理中に、注
入されたソース／ドレイン領域はより深＜（例えば約０
．７ミクロンまで）形成されそして横方向にはゲート電
極（第２図）の垂直縁部と実質的に整合するように形成
される。以降の周知の熱処理によりソース／ドレイン領
域の縁部が寸法ＢＫはｙ等しい距離だけ横方向く形成さ
れるようにゲート電極の側面上の酸化物層１８の厚さを
得ることによって良好な整合が得られる。
含む通常の処理が行われる。そのような熱処理中に、注
入されたソース／ドレイン領域はより深＜（例えば約０
．７ミクロンまで）形成されそして横方向にはゲート電
極（第２図）の垂直縁部と実質的に整合するように形成
される。以降の周知の熱処理によりソース／ドレイン領
域の縁部が寸法ＢＫはｙ等しい距離だけ横方向く形成さ
れるようにゲート電極の側面上の酸化物層１８の厚さを
得ることによって良好な整合が得られる。
熱処理後Ｋ、中間酸化物層スが例えば約５００ｎｍの深
さとなるように付着される。＃！２図に示すようにこの
中間酸化物層はフィールド酸化物領域１２゜１３を含む
全面を覆うようＫするとよい。
さとなるように付着される。＃！２図に示すようにこの
中間酸化物層はフィールド酸化物領域１２゜１３を含む
全面を覆うようＫするとよい。
ゲート電極およびソース／ドレイン領域層ノ＝ｒンタク
トは２６．２８．３０にフォトレジスト層をパターン限
定することによりつくられる。図示のようにコンタクト
領域はこのようにしてフォトレジスト謳と蕗の間に形成
される。このコンタクト領域はフィールド酸化物領域１
２とＰＯＬＹゲート電極を覆う。同様の重なりが７オト
レジス）２８と（資）の間の領域に形成される。
トは２６．２８．３０にフォトレジスト層をパターン限
定することによりつくられる。図示のようにコンタクト
領域はこのようにしてフォトレジスト謳と蕗の間に形成
される。このコンタクト領域はフィールド酸化物領域１
２とＰＯＬＹゲート電極を覆う。同様の重なりが７オト
レジス）２８と（資）の間の領域に形成される。
次に酸化物層１８と冴がコンタクト領域から除去され、
基板が好適にはプラズマエツチングを用いてソース／ド
レイン領域の上で露出される。フォトレジストでマスク
されないフィールド酸化物も同じく露出され、ＰＯＬＹ
ゲートと重なるマスクされない酸化物層１８は薄くされ
うる。そのようなプラズマエツチングは例えば異方性エ
ツチングが可能である反応形プラズマエツチャーにより
行うことが出来る。プレート間が密接（約２ ｃｍ）
した平行プレート形リアクタでは総合圧力約７００ミリ
トール、電力約２０００ワツトとし、５０％ａ（Ｆ′３
および５０％０２Ｆ６ を用（４１だ場合に効果的であ
る。
基板が好適にはプラズマエツチングを用いてソース／ド
レイン領域の上で露出される。フォトレジストでマスク
されないフィールド酸化物も同じく露出され、ＰＯＬＹ
ゲートと重なるマスクされない酸化物層１８は薄くされ
うる。そのようなプラズマエツチングは例えば異方性エ
ツチングが可能である反応形プラズマエツチャーにより
行うことが出来る。プレート間が密接（約２ ｃｍ）
した平行プレート形リアクタでは総合圧力約７００ミリ
トール、電力約２０００ワツトとし、５０％ａ（Ｆ′３
および５０％０２Ｆ６ を用（４１だ場合に効果的であ
る。
ここで誘電体層１８と冴は同一材料または異った材料で
あってもよいことに注意すべきであムゲート電極上の防
電体層１８の薄層化を回避するエッチストップ効果を与
えるには異った材料を用いるとよい。例えば誘電体１８
は窒化物でもよく、誘電体スは二酸化シリコンでよい。
あってもよいことに注意すべきであムゲート電極上の防
電体層１８の薄層化を回避するエッチストップ効果を与
えるには異った材料を用いるとよい。例えば誘電体１８
は窒化物でもよく、誘電体スは二酸化シリコンでよい。
この場合には酸化物の異った成長は利用出来ないが次に
述べる方法の一つを用いることが出来る。
述べる方法の一つを用いることが出来る。
誘電体１８とスが二酸化シリコンのような同様の材料か
らなる場合には窒化物のような他の材料からなる薄い層
が誘電体囚の形成前に誘電体１８上に与えられる。これ
はまたエツチングにより、誘電体冴な除去する間に誘電
体１８を除去しないようにする。いずれにしても−電体
層１８はＰＯＬＹゲート１６上に残り、ソース／ドレイ
ン領域についての自己整合コンタクトまたはインタコネ
クトの形成を容易にする。
らなる場合には窒化物のような他の材料からなる薄い層
が誘電体囚の形成前に誘電体１８上に与えられる。これ
はまたエツチングにより、誘電体冴な除去する間に誘電
体１８を除去しないようにする。いずれにしても−電体
層１８はＰＯＬＹゲート１６上に残り、ソース／ドレイ
ン領域についての自己整合コンタクトまたはインタコネ
クトの形成を容易にする。
前述の方向性をもったエツチングにより第３図に示す構
造が得られるのであり、中間酸化物層論とフォトレジス
トががフィールド酸化物１２の図示の部分の上ｌＣｆ１
される。フィールド酸化物１３の図示の部分は中間酸化
物層２４ｃとフォトレジスト（資）とにより覆われ、そ
して残りの酸化物層の中央部分は中間酸化物層２４ｂと
フォトレジスト２８により覆われる。
造が得られるのであり、中間酸化物層論とフォトレジス
トががフィールド酸化物１２の図示の部分の上ｌＣｆ１
される。フィールド酸化物１３の図示の部分は中間酸化
物層２４ｃとフォトレジスト（資）とにより覆われ、そ
して残りの酸化物層の中央部分は中間酸化物層２４ｂと
フォトレジスト２８により覆われる。
第４図を参照すると、これらフォトレジストは従来通り
に除去され、そしてインタコネクト３２がソース／ドレ
イン領域加の上になってＰＯＬＹゲートとフィールド酸
化物１２に重なるようにアルミニウムあるいはポリシリ
コンのようなインタコネクト接触層翌、３４が設けられ
る。同様にインタコネク）３４はソース／ドレイン領域
ｎの上になってＰＯＬＹゲートとフィールド酸化物領域
１３に重なる。
に除去され、そしてインタコネクト３２がソース／ドレ
イン領域加の上になってＰＯＬＹゲートとフィールド酸
化物１２に重なるようにアルミニウムあるいはポリシリ
コンのようなインタコネクト接触層翌、３４が設けられ
る。同様にインタコネク）３４はソース／ドレイン領域
ｎの上になってＰＯＬＹゲートとフィールド酸化物領域
１３に重なる。
これらインタコネクトのパターンは従来のようにソース
／ドレイン領域とゲート領域を電気的Ｋｍ触させるため
罠使用出来る。
／ドレイン領域とゲート領域を電気的Ｋｍ触させるため
罠使用出来る。
上述の製造技術によりいくつかの利点が得られる。最も
大きな利点は最終的に処理されたソース／ドレイン領域
とＰＯＬＹゲートとの間に望ましくない重なりがないこ
とである。従ってトランジスタのミラー容量が減少し、
その結果より嶌速の動作が得られる。更にＰＯＬＹゲー
トの幅はトランジスタの電気的なチャンネル長さにはｙ
等しい。こトランジスタをより小さい寸法でつくること
が出来る。
大きな利点は最終的に処理されたソース／ドレイン領域
とＰＯＬＹゲートとの間に望ましくない重なりがないこ
とである。従ってトランジスタのミラー容量が減少し、
その結果より嶌速の動作が得られる。更にＰＯＬＹゲー
トの幅はトランジスタの電気的なチャンネル長さにはｙ
等しい。こトランジスタをより小さい寸法でつくること
が出来る。
この製造技術の次に重要な利点はソース／ドレインコン
タクトが自己整合することである。これはこの技術がＰ
ＯＬＹゲートを酸化物層１８で保護しつつ基板をソース
／ドレイン領域全体についてエツチング出来るようにな
っていることによる。フオトレジス）２８がゲート１６
に対して整合していなくても酸化物１８はインタコネク
ト３２ 、３４がソース／ドレイン領域に与えられると
きゲートに対する短絡を防止する。
タクトが自己整合することである。これはこの技術がＰ
ＯＬＹゲートを酸化物層１８で保護しつつ基板をソース
／ドレイン領域全体についてエツチング出来るようにな
っていることによる。フオトレジス）２８がゲート１６
に対して整合していなくても酸化物１８はインタコネク
ト３２ 、３４がソース／ドレイン領域に与えられると
きゲートに対する短絡を防止する。
これらインタコネクトをつ（る方法もトランジスタの寸
法の減少に寄与する。第５図に示す概略上面図にあるよ
うにインタコネクトパターン翌とあはハツチングした領
−あと関により示される活性領域な憬いながらＰＯＬＹ
１６と重なる。一般にＰＯＬＹおよび活性領域の幅は約
２ミクロンであって約０．５ミクロン（寸法Ｄ）の重な
りがインタコネクトパターンとＰＯＬＹの間に存在する
。その結果、トランジスタの寸法（Ｅ）は約７ミクロン
以下となる。
法の減少に寄与する。第５図に示す概略上面図にあるよ
うにインタコネクトパターン翌とあはハツチングした領
−あと関により示される活性領域な憬いながらＰＯＬＹ
１６と重なる。一般にＰＯＬＹおよび活性領域の幅は約
２ミクロンであって約０．５ミクロン（寸法Ｄ）の重な
りがインタコネクトパターンとＰＯＬＹの間に存在する
。その結果、トランジスタの寸法（Ｅ）は約７ミクロン
以下となる。
本発明の方法を実施するにはいくつかの方法がある。例
えば中間酸化物層ムの使用を省略しそしてコンタクト領
域を非選択エツチングで限定してもよい。そのようにし
てつくられる構造は中間酸化物がない点を除き第４図に
示すものとはｇ同じである。この技術は自己整合埋設形
コンタクトを形成するに有効である。
えば中間酸化物層ムの使用を省略しそしてコンタクト領
域を非選択エツチングで限定してもよい。そのようにし
てつくられる構造は中間酸化物がない点を除き第４図に
示すものとはｇ同じである。この技術は自己整合埋設形
コンタクトを形成するに有効である。
更Ｋ、窒素の注入を酸化物層１８（第１図）の形成前に
行ってＰＯＬＹにおける酸化速度を変えることなくソー
ス／ドレイン領域の酸化速度を下げるようにすることが
占゛来る。この窒素注入中、ゲート電極への注入はフォ
トレジスト層により防止される。ソース／ドレイン注入
は酸化物層１８の形成後に行うことが出来、そしてソー
ス／ドレインドライブ−インがＰＯＬＹゲート電極とソ
ース／ドレイン領域との間の重なりを避けるように設計
することが出来る。 □ 第１〜４図について述べた方法は自己整合、非重畳ソー
ス／ドレイン領域の形成のためにゲート電極とソース／
ドレイン領域とについて誘電体の成長速度を異ったもの
としている。しかしながら、そのような異った誘電体の
成長連凧を得ることが、例えばゲート電極が珪化物ある
いは他の材料でなるときのように困難または実質的に不
可能である場合がある。そのような場合に、そして異っ
た酸化物成長を用いたくないような他の場合には適正に
整合したソース／ドレイン領域を与えるための他の手段
を用いることが出来る。その−例を第６〜８図に示す。
行ってＰＯＬＹにおける酸化速度を変えることなくソー
ス／ドレイン領域の酸化速度を下げるようにすることが
占゛来る。この窒素注入中、ゲート電極への注入はフォ
トレジスト層により防止される。ソース／ドレイン注入
は酸化物層１８の形成後に行うことが出来、そしてソー
ス／ドレインドライブ−インがＰＯＬＹゲート電極とソ
ース／ドレイン領域との間の重なりを避けるように設計
することが出来る。 □ 第１〜４図について述べた方法は自己整合、非重畳ソー
ス／ドレイン領域の形成のためにゲート電極とソース／
ドレイン領域とについて誘電体の成長速度を異ったもの
としている。しかしながら、そのような異った誘電体の
成長連凧を得ることが、例えばゲート電極が珪化物ある
いは他の材料でなるときのように困難または実質的に不
可能である場合がある。そのような場合に、そして異っ
た酸化物成長を用いたくないような他の場合には適正に
整合したソース／ドレイン領域を与えるための他の手段
を用いることが出来る。その−例を第６〜８図に示す。
これらおよび残りの図面に示す例では第１〜４図の材料
および構造に対応する材料および構造は同一参照記号に
アルファベットを付し【図示されている。
および構造に対応する材料および構造は同一参照記号に
アルファベットを付し【図示されている。
５１！６図において、フィールド酸化物領域１２ａ。
１３ａおよび誘電体層１４ａは従来通りに形成される。
次に珪化物、ポリシリコンまたは他の適当な材料のよう
なゲート電極材料の層が誘電体１４ａの上に形成される
。ゲート材料栃の上に例えば二酸化シリコンまたは窒化
物からなる誘電体４２が形成される。酸化物を用いる場
合には付着でも成長でもよいが酸化物の密実性の点から
は成長を用いた方がよい。
なゲート電極材料の層が誘電体１４ａの上に形成される
。ゲート材料栃の上に例えば二酸化シリコンまたは窒化
物からなる誘電体４２が形成される。酸化物を用いる場
合には付着でも成長でもよいが酸化物の密実性の点から
は成長を用いた方がよい。
従前のパターン形成技術を用いて層４０と４２の部分が
選択的に除去されて＃！７図の構造をつくる。
選択的に除去されて＃！７図の構造をつくる。
図示のようにゲート電極駒の上面は誘電体４２で覆われ
る。
る。
第８図において、二酸化シリコンのような他の誘電体４
４が誘電体４２と１４ａおよびフィールド酸化物領域の
上につ（られる。従って、これによりゲート電極４０の
上面では厚さＥであり、ゲート電極の側壁上では厚さＦ
となり、目的とするソース／ドレイン領域上では厚さＧ
となる複合節電体がつくられる。ゲート電極の側面上の
誘電体層の犀さｎは注入マスクとして作用しそしてその
値は彼に注入されるソースとドレインがトランジスタ製
造の最終段階においてソース／ドレイン領域とゲート電
極との間に実質的なギャップまたは重なりを有せずにゲ
ート電極切の垂直縁部と密［１１合するように選ばれる
。
４が誘電体４２と１４ａおよびフィールド酸化物領域の
上につ（られる。従って、これによりゲート電極４０の
上面では厚さＥであり、ゲート電極の側壁上では厚さＦ
となり、目的とするソース／ドレイン領域上では厚さＧ
となる複合節電体がつくられる。ゲート電極の側面上の
誘電体層の犀さｎは注入マスクとして作用しそしてその
値は彼に注入されるソースとドレインがトランジスタ製
造の最終段階においてソース／ドレイン領域とゲート電
極との間に実質的なギャップまたは重なりを有せずにゲ
ート電極切の垂直縁部と密［１１合するように選ばれる
。
第８図の構造は次に前述のようなプラズマエッチングの
ごとき乾燥エツチングにより処理されて誘電体４２と目
的とするソース／ドレイン領域２０ ａ 。
ごとき乾燥エツチングにより処理されて誘電体４２と目
的とするソース／ドレイン領域２０ ａ 。
２２ａの上となる誘電体４４を薄層化または除去する。
これにより第１図の構造が得られる。ソース／ドレイン
領域の注入および第１〜４図について述べた以降の処理
および熱処理がその後に行われる。
領域の注入および第１〜４図について述べた以降の処理
および熱処理がその後に行われる。
勿論ソース／ドレイン領域２０ａと２２ａはそれらの縁
部がゲート電極切の垂直縁部に対して実質的に垂直方向
において整合するように拡散される。ソース／ドレイン
領域用の自己整合インタコネクトもこの方法により設け
られる。 ゛適正に整合したソース／ドレイン領域
をつ（る他の方法をソース／ドレインがドーピングされ
る時にポリシリコンゲートなドーピングしたいときに用
いることが出来る。この方法は基板上に誘電体１４ｂ（
第９図）をつくり、そして誘電体１４ｂの上にポリシリ
コンゲート１６ｂを限定するものである。次に二酸化シ
リコンのような他の誘電体４６が構造全体上に付着（ま
たは成長）される。次に前述のプラズマエツチングによ
るごとくして一電体栃が異方的にエツチングされて第１
０図に示すようにシリコン基板およびゲート電極１６ｂ
の上面を露出させる。この単方向性エツチングにより、
誘電体の残余部４６ａと４６ｂはゲート電極の側面に残
留し、ソース／ドレイン領域２０ｂと２２ｂの注入に対
するマスクをなす。ゲート電極１６ｂはソース／ドレイ
ン領域が、注入されると同時にドーピングされてもよい
。
部がゲート電極切の垂直縁部に対して実質的に垂直方向
において整合するように拡散される。ソース／ドレイン
領域用の自己整合インタコネクトもこの方法により設け
られる。 ゛適正に整合したソース／ドレイン領域
をつ（る他の方法をソース／ドレインがドーピングされ
る時にポリシリコンゲートなドーピングしたいときに用
いることが出来る。この方法は基板上に誘電体１４ｂ（
第９図）をつくり、そして誘電体１４ｂの上にポリシリ
コンゲート１６ｂを限定するものである。次に二酸化シ
リコンのような他の誘電体４６が構造全体上に付着（ま
たは成長）される。次に前述のプラズマエツチングによ
るごとくして一電体栃が異方的にエツチングされて第１
０図に示すようにシリコン基板およびゲート電極１６ｂ
の上面を露出させる。この単方向性エツチングにより、
誘電体の残余部４６ａと４６ｂはゲート電極の側面に残
留し、ソース／ドレイン領域２０ｂと２２ｂの注入に対
するマスクをなす。ゲート電極１６ｂはソース／ドレイ
ン領域が、注入されると同時にドーピングされてもよい
。
第１図と第１０図を比較すると、ゲート１６ｂ（第１０
図）が誘電体で覆われない点を除き両者は同様の構造を
有する。以降のソース／ドレイン領域をゲート電極１６
ｂの垂直縁部と整合させるように熱形成する段階および
自己整合コンタクトをつくる段階は前述したものと同様
である。
図）が誘電体で覆われない点を除き両者は同様の構造を
有する。以降のソース／ドレイン領域をゲート電極１６
ｂの垂直縁部と整合させるように熱形成する段階および
自己整合コンタクトをつくる段階は前述したものと同様
である。
成る場合には注入中にソース／ドレイン領域２０ｂ、２
２ｂの上に薄い酸化物層を残しておくことが必要である
。この例を第１１図に示しており、一般に１００ ｎｍ
より小さい厚さを有する酸化物層４８がゲート１６ｂ、
残余部４６ａ、４６ｂ（第１１図には示さず）および基
板上に成長または付着される。ソース／ドレイン領域２
０ｂとｚｂは次に酸化物層４８を通じて注入され、その
間ゲート電極１６ｂがドーピングされる。
２ｂの上に薄い酸化物層を残しておくことが必要である
。この例を第１１図に示しており、一般に１００ ｎｍ
より小さい厚さを有する酸化物層４８がゲート１６ｂ、
残余部４６ａ、４６ｂ（第１１図には示さず）および基
板上に成長または付着される。ソース／ドレイン領域２
０ｂとｚｂは次に酸化物層４８を通じて注入され、その
間ゲート電極１６ｂがドーピングされる。
第１０図に示すようＫ、ゲート電極の側面の残余部は誘
電体以外の材料で形成出来る。材料の一例はフォトレジ
ストであり、それは第１２ 、１３図について述べるよ
うにして利用出来る。まず＠１２図をみるに、誘電体１
４ｃが従来のごとくに基板１０ｃの上につくられ、そし
て例えばポリシリコンであるゲート電極１６ｃがトラン
ジスタの目的とするチャンネルの上に限定される。次に
フォトレジスト層間が全構造にわたり従来通りＫつくら
れる。これにより目的とするソース／ドレイン領域およ
びゲート電極１６ｃの上に厚さＨのフォトレジスト層か
生じる。このゲート電極の側面に隣接する領域にはそれ
より厚い（厚さ工）のフォトレジスト層か出来る。
電体以外の材料で形成出来る。材料の一例はフォトレジ
ストであり、それは第１２ 、１３図について述べるよ
うにして利用出来る。まず＠１２図をみるに、誘電体１
４ｃが従来のごとくに基板１０ｃの上につくられ、そし
て例えばポリシリコンであるゲート電極１６ｃがトラン
ジスタの目的とするチャンネルの上に限定される。次に
フォトレジスト層間が全構造にわたり従来通りＫつくら
れる。これにより目的とするソース／ドレイン領域およ
びゲート電極１６ｃの上に厚さＨのフォトレジスト層か
生じる。このゲート電極の側面に隣接する領域にはそれ
より厚い（厚さ工）のフォトレジスト層か出来る。
このフォトレジストは次に従来通りに露光され現像され
るかあるいは異方的にエツチングされてその厚さＨ分だ
け除去される。ゲート電極に隣接する領域のジオトレジ
ストは他より厚いからフォトレジスト残余部５０ａ 、
５０ｂ （第１３図）がゲート電極側面に残る。これ
ら残余部は勿論他の例について述べたようにソース／ド
レイン注入に対するマスクとなる。
るかあるいは異方的にエツチングされてその厚さＨ分だ
け除去される。ゲート電極に隣接する領域のジオトレジ
ストは他より厚いからフォトレジスト残余部５０ａ 、
５０ｂ （第１３図）がゲート電極側面に残る。これ
ら残余部は勿論他の例について述べたようにソース／ド
レイン注入に対するマスクとなる。
ソース／ドレイン領域２０ｃ、２２ｃがこのとき注入さ
れうる。ゲート電極１６は覆われていないからこの注入
によりゲート電極もドーピングされる。
れうる。ゲート電極１６は覆われていないからこの注入
によりゲート電極もドーピングされる。
第１３図の構造が得られた後に、フォトレジスト残余部
５０ ａ 、 ５０ ｂが従来通りに除去処理される。
５０ ａ 、 ５０ ｂが従来通りに除去処理される。
次に酸化物層５２（第１４図）が全構造上につくられる
。約５０ｎｍの酸化物層圏が熱的に成長され、残りは付
着されるとよい。次にソース／ドレイン領域２０ｃと２
２ｃをゲート電極１６ｃの垂直縁部との図示の非重畳整
合に形成する熱処理を含む前述の処理を行う。
。約５０ｎｍの酸化物層圏が熱的に成長され、残りは付
着されるとよい。次にソース／ドレイン領域２０ｃと２
２ｃをゲート電極１６ｃの垂直縁部との図示の非重畳整
合に形成する熱処理を含む前述の処理を行う。
ソース／ドレイン注入中にゲート電極をドーピングした
くないときには酸化物層を第６図に示すようにフォトレ
ジストの形成前にゲート材料上に付着することが出来る
。処理は第６．７”４について述べたよ５に続けられて
限定されたゲート電極の上の腋化物層を現儂する。フォ
トレジストが次に与えられそして前述のように選択的に
除去されて酸化物層５４（第１２図）がゲート電極上面
からフォトレジストを分離することになる。この酸化物
層により、ソース／ドレイン注入中のゲートのドーピン
グが防止される。
くないときには酸化物層を第６図に示すようにフォトレ
ジストの形成前にゲート材料上に付着することが出来る
。処理は第６．７”４について述べたよ５に続けられて
限定されたゲート電極の上の腋化物層を現儂する。フォ
トレジストが次に与えられそして前述のように選択的に
除去されて酸化物層５４（第１２図）がゲート電極上面
からフォトレジストを分離することになる。この酸化物
層により、ソース／ドレイン注入中のゲートのドーピン
グが防止される。
ＭＯ８ｍ［の製造のための種々の方法を述べたがそのよ
うな方法のすべては、製造最終段階でソース／ドレイン
領域が適正にゲート電極と整合させる注入マスクを提供
するものである。更に１この注入マスクはゲート電極の
、特にその縁部なインタコネクトから分離してそれらイ
ンタコネクトを限足するパターンの厳密な公差を維持す
る必要性ななくすものである。
うな方法のすべては、製造最終段階でソース／ドレイン
領域が適正にゲート電極と整合させる注入マスクを提供
するものである。更に１この注入マスクはゲート電極の
、特にその縁部なインタコネクトから分離してそれらイ
ンタコネクトを限足するパターンの厳密な公差を維持す
る必要性ななくすものである。
第１図、第２図、＠３図、第４図は異った誘電体成長速
度を用いて本発明により製造されるＭＯＳトランジスタ
の順次構造を示す図、第５図は第１〜４図に示すごとく
にして製造されたトランジスタの概略上面図、第６図、
第７図、第８図は異った誘電体成長速度を必要としない
他の方法を用いるＭＯＳ）ランジスタの構造を示す図、
第９図。 第１０図は誘電体残余部による注入マスクによるＭＯＳ
）ランジスタの製造を示す図、第１１図は第９．１０図
の方法の変形例を示す図、第１２図、第１３図はフォト
レジスト残余部を用いる注入マスクによるＭＯＳトラン
ジスタの製造方法な例示する図、第１４図は第１２ 、
１３図の変更例を示す図である。 １０・・・基板、１２ 、１３・・・フィールド酸化物
領域、１４・・・ゲー）Ｉｌｌ化物、１６・・・ＰＯＬ
Ｙゲート電極、１８・・・鋳電体層、加、ｎ・・・ソー
ス／ドレイン領域、ム・・・中間酸゛化物層、２６，２
８．３０・・・フォトレジスト層、３２．３４・・・イ
ンタコネクトコンタクト層。 出願人代理人 猪 股 清ＩＧＩ ＦＩＧ、 ２ ＦＩＧ ３ ＦＩＧ ４ ＦＩＧ、’ ５ ＦＩＧ ６ ＦＩＧ、 ７ ＦＩＧ、 ９ ＦＩＧ、 Ｉ○ 第１頁の続き ０発 明 者 ウィリアム・ディー・ライデンアメリカ
合衆国コロラド用コロ ラド・スプリングス・スプリン グリッジ・サークル３３４８ ０発 明 者 アルフレッド・ピー・ナデインジャー アメリカ合衆国コロラド用コロ ラド・スプリングス・レミング ・ロード１９ 手続補正書（方式） ％式％ １、事件の表示 昭和釘年特許願第２２１０１１１１号 ２、発明の名称 Ｍｏｌ亭導体装置の製造方法 ３、補正をする者 事件との関係特許出願人 イン罎ス、；−−レージ曹ン ｓｍｕｔ書−のｌｉ鍮 口）願 書 １通体）委任状
およびその訳文 各１通―）−ＩＩ
１通 軸）上申書 ｌ過
度を用いて本発明により製造されるＭＯＳトランジスタ
の順次構造を示す図、第５図は第１〜４図に示すごとく
にして製造されたトランジスタの概略上面図、第６図、
第７図、第８図は異った誘電体成長速度を必要としない
他の方法を用いるＭＯＳ）ランジスタの構造を示す図、
第９図。 第１０図は誘電体残余部による注入マスクによるＭＯＳ
）ランジスタの製造を示す図、第１１図は第９．１０図
の方法の変形例を示す図、第１２図、第１３図はフォト
レジスト残余部を用いる注入マスクによるＭＯＳトラン
ジスタの製造方法な例示する図、第１４図は第１２ 、
１３図の変更例を示す図である。 １０・・・基板、１２ 、１３・・・フィールド酸化物
領域、１４・・・ゲー）Ｉｌｌ化物、１６・・・ＰＯＬ
Ｙゲート電極、１８・・・鋳電体層、加、ｎ・・・ソー
ス／ドレイン領域、ム・・・中間酸゛化物層、２６，２
８．３０・・・フォトレジスト層、３２．３４・・・イ
ンタコネクトコンタクト層。 出願人代理人 猪 股 清ＩＧＩ ＦＩＧ、 ２ ＦＩＧ ３ ＦＩＧ ４ ＦＩＧ、’ ５ ＦＩＧ ６ ＦＩＧ、 ７ ＦＩＧ、 ９ ＦＩＧ、 Ｉ○ 第１頁の続き ０発 明 者 ウィリアム・ディー・ライデンアメリカ
合衆国コロラド用コロ ラド・スプリングス・スプリン グリッジ・サークル３３４８ ０発 明 者 アルフレッド・ピー・ナデインジャー アメリカ合衆国コロラド用コロ ラド・スプリングス・レミング ・ロード１９ 手続補正書（方式） ％式％ １、事件の表示 昭和釘年特許願第２２１０１１１１号 ２、発明の名称 Ｍｏｌ亭導体装置の製造方法 ３、補正をする者 事件との関係特許出願人 イン罎ス、；−−レージ曹ン ｓｍｕｔ書−のｌｉ鍮 口）願 書 １通体）委任状
およびその訳文 各１通―）−ＩＩ
１通 軸）上申書 ｌ過
Claims (1)
- 【特許請求の範囲】 １、基板上にゲート電極および少くとも１個のソース／
ドレイン電極を有するＭＯ８半導体装置の製造方法にお
いて、 （１）前記基板から絶縁されたゲート電極を形成する工
程と、 （２） 前記ゲート電極の両側に制御された幅をもつ
注入マスクを形成する工程と、 （３）前記注入マスクにより前記基板の下側部分に注入
が生じないようにして前記ゲート電極の側縁と注入され
る領域の側縁との間にギャップを与えるように前記基板
に少（とも１個のソース／ドレイン領域を注入形成する
工程と、 （４）前記注入形成されたソース／ドレイン領域の側縁
が前記ゲート電極の前記予め分離された側縁な実質的に
整合するまで上記注入形成されたソース／ドレイン領域
を加熱形成する工程、 とを有し、前記ゲート電極および前記ソース／ドレイン
電極間に実質的なギャップまたは重なりのないことを特
徴とするＭＯ８半導体装置の製造方法。 ２、前記注入マスクは前記ゲート電極の上面および側面
および前記ゲート電極に＠接する前記基板の上に誘電体
をつくり、前記ゲート電極の上面および側面の誘電体が
前記基板の上の誘電体と比較して厚くなるよ５ＫＬ、て
つくることにより形成され、前記ソース／ドレイン領域
の注入形成が前記ゲート電極の側面の比較的厚い誘電体
によりマスクされたものである特許請求の範囲第１項記
載のＭＯ８半導体装置の製造方法。 ３、 ＠記酵電体は前記基板の上に比較的薄い酸化物層
をそして前記ゲート電極の上面および側面に比較的厚い
酸化物層をつ（るように異った速度で成長される酸化物
からなる特許請求の範囲第２項記載のＭＯ８牛導体装置
の製造方法。 ４．前記酸化物は約８５０℃で水蒸気中で成長される特
ＩＷｆｉ求の範囲第３項記載のＭＯ８半導体装置の製造
方法。 ５、前記ソース／ドレイン領域は前記基板の上の前記比
較的薄い酸化物層を通じて注入されたものである特許請
求の範囲第３項記載のＭＯ８半導体装置の製造方法。 ６、前記目的とするソース／ドレイン領域の上の誘電体
を除去すると共に前記ゲート電極の側面の誘電体をその
ままとするように、前記ソース／ドレイン領域の注入前
に前記誘電体を異方的にエツチングする工程を更に含む
特許請求の範囲第２項記載のＭＯ８半導体装置の製造方
法。 ７゜ （５）前記ゲート電極および前記ソース／ドレイン領域
の上に中関錦電体を形成する工程と、（６） 前記ソ
ース／ドレイン領域の上でしかも前記ゲート電極上の前
記注入マスクに重なるように前記ソース／ドレイン領域
上にコンタクト領域をパターン形成する工程と、 （７）前記ゲート電極の上面および側面上の注入マスク
をそのままとして前記基板へと前記コンタクト領域をエ
ツチングする工程と、（８）前記ソース／ドレイン領域
用のコンタクトを与えるために前記エツチングされたコ
ンタクト領域に導電物質を与えそれにより前記ゲート電
極が前記注入マスクにより前記ノくターン形成されたコ
ンタクト領域の不整合時に短絡されないように、自己整
合されたコンタクトが形成されるようにする工程、 とを更に含む特許請求の範囲第１項記載のＭＯ８半導体
装置の製造方法。 ８、前記注入マスクの形成段階は、前記ゲート電極の上
面に第１の誘電体を形成し、前記第１酵電体、前記ゲー
ト電極の側面および目的とするソース／ドレイン領域の
上に第２のｓｍ体を形成し、前記第２誘電体の上記ソー
ス／ドレイン領域と重なる部分をエツチングし、それに
より前記ゲート電極の側面に形成される前記第２酵電体
が前記注入マスクとなりそして前記ソース／ドレイン領
域が前記第２ｇｍ体の上記エツチングされた部分に注入
形成されるようにすることを含む特許請求の範囲第１項
記載のＭＯ８半導体装置の製造方法。 ９、前記注入マスク形成段階は、前記ゲート電極および
目的とするソース／ドレイン領域の前記誘電体を形成し
、前記ゲート電極の側面に誘電体残余部分を残すように
前記誘電体を前記ゲート電極および上記ソース／ドレイ
ン領域において異方的にエツチングすることより成る特
許請求の範囲第１項記載のＭＯ８半導体装置の製造方法
。 １（Ｌ前記ソース／ドレイン領域は前記ゲート電極の上
面をソース／ドレイン注入中前記ゲート電極上ト′１極
グのために誘電体が実質的に存在しないようにしつつ注
入形成されるようにした特許請求の範囲第９項記載のｌ
ＶＡ ＯＳ半導体装置の製造方法。 １１、注入前に前記ゲート電極、前記誘電体残余部分お
よび目的とするソース／ドレイン領域上に比較的薄い酸
化物を形成するようにした特許請求の範囲第９項記載の
ＭＯ８半導体装置の製造方法。 １２、前記注入マスクはフォトレジスト残余部分からな
る特許請求の範囲第１項記載のＭＯ８半導体装置の製造
方法。 １３、前記フォトレジスト残余部分は前記ゲート電極の
上面および目的とするソース／ドレイン領域の他の領域
の上よりも前記ゲート電極の縁部に隣接して厚いフォト
レジストが生じるように前記ゲート電極と前記ソース／
ドレイン領域の上にフォトレジストからなる整合層を配
置し、前記ゲート電極の側面にフォトレジスト残余部を
残すように上記ゲート電極の上面および上記ソース／ド
レイン領域からフォトレジストを除去することによっつ
（られるようにした特許請求の範囲第１２項記載のＭＯ
８半導体装置の製造方法。 １４、ソース／ドレイン注入中く前記ゲート電極のドー
ピングが生じないように前記フォトレジスト付与前に前
記ゲート電極の上に酸化物層を形成する段階を更に含む
特許請求の範囲第１３項記載のＭＯ８半導体装置の製造
方法。 １５、基板上にゲート電極および一対のソース／ドレイ
ン領域を有するＭＯ８半導体装置の製造方法において、 （１） 前記基板および目的とするソース／ドレイン
領域の上に比較的薄いゲート絶縁体を形成する工程と、 （２） 前記ソース／ドレイン領域間の前記ゲート絶
縁体上にポリシリコンゲート電極を限定する工程と、 （３）少くとも前記ゲート電極の側面で比較的厚（、前
記ソース／ドレイン領域で比較的薄くなるように前記ゲ
ート電極と前記ゲート絶縁体上に誘電体層を形成する。 工程と、 （４）前記ゲート電極の下の基板領域から前記ゲート電
極の側面上の誘電体層の厚さだけ横方向にオフセットす
るように前記両ソース／ドレイン領域を注入する工程と
、 （５）前記ソース／ドレイン領域の縁部が前記ゲート電
極の側面とはｙ垂直方向に整合するまで前記ソース／ド
レイン領域を横方向に熱形成する工程と、 （６）前記ゲート電極の側面の誘電体を維持しつつ前記
ソース／ドレイン領域を有する基板を車用するようにコ
ンタクト領域をエツチングする工程と、 （７）前記エツチングされた領域に導電性コンタクトを
形成する工程、 とからなり、前記ソース／ドレイン領域が前記ゲート電
極と適当に整合しかつ導電性コンタクトが前記ゲート電
極を短絡することなく前記ソース／ドレイン領域と整合
するように形成することを特徴とするＭＯ８半導体装置
の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US33147481A | 1981-12-16 | 1981-12-16 | |
| US331474 | 1981-12-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58147071A true JPS58147071A (ja) | 1983-09-01 |
| JPH0640549B2 JPH0640549B2 (ja) | 1994-05-25 |
Family
ID=23294125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57221086A Expired - Lifetime JPH0640549B2 (ja) | 1981-12-16 | 1982-12-16 | Ｍｏｓ半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (2) | EP0225426B1 (ja) |
| JP (1) | JPH0640549B2 (ja) |
| CA (1) | CA1197926A (ja) |
| DE (2) | DE3279079D1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4603472A (en) * | 1984-04-19 | 1986-08-05 | Siemens Aktiengesellschaft | Method of making MOS FETs using silicate glass layer as gate edge masking for ion implantation |
| JPS61117868A (ja) * | 1984-11-14 | 1986-06-05 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR960001611B1 (ko) | 1991-03-06 | 1996-02-02 | 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 | 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법 |
| EP0549055A3 (en) * | 1991-12-23 | 1996-10-23 | Koninkl Philips Electronics Nv | Method of manufacturing a semiconductor device provided with a field effect transistor, and such a semiconductor device |
| US6624450B1 (en) | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| CN110223990B (zh) * | 2019-06-18 | 2022-03-08 | 京东方科技集团股份有限公司 | 顶栅结构及其制备方法、阵列基板、显示设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52130567A (en) * | 1976-04-26 | 1977-11-01 | Toshiba Corp | Preparation of semiconductor device |
| JPS5444482A (en) * | 1977-09-14 | 1979-04-07 | Matsushita Electric Ind Co Ltd | Mos type semiconductor device and its manufacture |
| JPS5476069A (en) * | 1977-11-30 | 1979-06-18 | Fujitsu Ltd | Manufacture of semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL161305C (nl) * | 1971-11-20 | 1980-01-15 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderin- richting. |
| JPS5235983A (en) * | 1975-09-17 | 1977-03-18 | Hitachi Ltd | Manufacturing method of field effective transistor |
| US4182023A (en) * | 1977-10-21 | 1980-01-08 | Ncr Corporation | Process for minimum overlap silicon gate devices |
| US4287661A (en) * | 1980-03-26 | 1981-09-08 | International Business Machines Corporation | Method for making an improved polysilicon conductor structure utilizing reactive-ion etching and thermal oxidation |
| FR2481005A1 (fr) * | 1980-04-17 | 1981-10-23 | Western Electric Co | Procede de fabrication de transistors a effet de champ a canal court |
-
1982
- 1982-11-30 CA CA000416638A patent/CA1197926A/en not_active Expired
- 1982-12-10 DE DE8282306614T patent/DE3279079D1/de not_active Expired
- 1982-12-10 EP EP86108855A patent/EP0225426B1/en not_active Expired - Lifetime
- 1982-12-10 EP EP82306614A patent/EP0081999B1/en not_active Expired
- 1982-12-10 DE DE8686108855T patent/DE3280420T2/de not_active Expired - Lifetime
- 1982-12-16 JP JP57221086A patent/JPH0640549B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52130567A (en) * | 1976-04-26 | 1977-11-01 | Toshiba Corp | Preparation of semiconductor device |
| JPS5444482A (en) * | 1977-09-14 | 1979-04-07 | Matsushita Electric Ind Co Ltd | Mos type semiconductor device and its manufacture |
| JPS5476069A (en) * | 1977-11-30 | 1979-06-18 | Fujitsu Ltd | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0225426A2 (en) | 1987-06-16 |
| EP0225426A3 (en) | 1987-10-28 |
| EP0081999A3 (en) | 1985-01-16 |
| DE3279079D1 (en) | 1988-11-03 |
| EP0081999A2 (en) | 1983-06-22 |
| EP0225426B1 (en) | 1992-11-11 |
| DE3280420D1 (de) | 1992-12-17 |
| EP0081999B1 (en) | 1988-09-28 |
| DE3280420T2 (de) | 1993-04-08 |
| JPH0640549B2 (ja) | 1994-05-25 |
| CA1197926A (en) | 1985-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4149307A (en) | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts | |
| US4486943A (en) | Zero drain overlap and self aligned contact method for MOS devices | |
| US4480375A (en) | Simple process for making complementary transistors | |
| US4744859A (en) | Process for fabricating lightly doped drain MOS devices | |
| JPS6240870B2 (ja) | ||
| JPH039631B2 (ja) | ||
| JPH01134972A (ja) | 半導体装置の製造方法 | |
| JPS6016458A (ja) | スタック形ｃｍｏｓ装置の製造方法 | |
| JPS6249750B2 (ja) | ||
| JPH08264789A (ja) | 絶縁ゲート半導体装置および製造方法 | |
| JPH0727915B2 (ja) | 半導体装置の製造方法 | |
| US4514893A (en) | Fabrication of FETs | |
| US4470191A (en) | Process for making complementary transistors by sequential implantations using oxidation barrier masking layer | |
| US5731240A (en) | Manufacturing method for semiconductor depositing device | |
| JPS58147071A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| US5115296A (en) | Preferential oxidization self-aligned contact technology | |
| JPS6318346B2 (ja) | ||
| US4170500A (en) | Process for forming field dielectric regions in semiconductor structures without encroaching on device regions | |
| US6316804B1 (en) | Oxygen implant self-aligned, floating gate and isolation structure | |
| JPS62194673A (ja) | 半導体装置の製造方法 | |
| JPH0147016B2 (ja) | ||
| JPH0738095A (ja) | 半導体装置及びその製造方法 | |
| JPS6025028B2 (ja) | 半導体装置の製造方法 | |
| JP3373772B2 (ja) | 半導体装置 | |
| JPS6286752A (ja) | 半導体集積回路の製造方法 |