JPS58143536A - 絶縁膜開口部の形成方法 - Google Patents

絶縁膜開口部の形成方法

Info

Publication number
JPS58143536A
JPS58143536A JP2700482A JP2700482A JPS58143536A JP S58143536 A JPS58143536 A JP S58143536A JP 2700482 A JP2700482 A JP 2700482A JP 2700482 A JP2700482 A JP 2700482A JP S58143536 A JPS58143536 A JP S58143536A
Authority
JP
Japan
Prior art keywords
film
etched
section
opening section
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2700482A
Other languages
English (en)
Inventor
Takamaro Mizoguchi
溝口 孝麿
Toshiyuki Terada
俊幸 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP2700482A priority Critical patent/JPS58143536A/ja
Publication of JPS58143536A publication Critical patent/JPS58143536A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体集積回路などに設けられるN5縁狭開
口部の形成方法に関する。
〔発明の技術的背景とその間電点〕
半導体集積回路の製造において、半導体基板#!面會被
羨する絶縁膜に窓あけし、内部と接続するように表面上
に導電性配線を形成する場合に、窓の段差部分で断線を
生ずることを防ぐ九めに絶縁膜の開口部周縁をテーノ々
−形状l1cmあけすることが重要である。従来より、
この柚のテーノf−形状にするエツチング方法が極々提
案 。
されているが、簡便で充分に制御された絶縁膜開口部の
形成法として未だ満足なものはない。
第1図に示している例はウェットエツチングによりて開
口部を形成しえ断面図である。即ち半導体基板11上に
被着し九8102膜12にフォトリソダツフイーf■七
スを用いてレノストマス!IJを・臂ターニング形成し
、弗酸(IF )とフ、化アンモニウム(NH4F )
との混合sgによる工、チンダで窓あけし、−口1![
114周縁に傾斜をつけ丸ものである。この構造は、開
口部に傾斜がついてはいるが、断面を詳細に毅察すると
、エツチングはほぼ等方的に遂行するため、開口111
414の上部周縁はほぼ垂直に切り立った形状となって
いる。このような開口部に配*teけると、中は)断線
のおそれがきわめて強い、基板を加熱しながら蒸着し友
金x’を配−に用いた場合にはrriiiの確率は減少
するが完全ではなく、壕えこOよう一傘場合にはR1!
部で配線の厚みがきわめてうすくなるおそれがある。
〔発明の目的〕
本発明はデー・f−形状を有する。絶縁膜細口部を簡便
に形成する方法を提供することを目的とする。
〔発明の櫃要〕
本発明は、s10□膜とPIG(!jン埴鐵ガラス)膜
とを積層し友lli!ll&績上にレジストマスクをI
豐ターニング形成して、PIG膜を工、チングし、次い
でS10.會ウニ、トエ、チンダしてテーノf−形状に
愈あけし九俵、レジストを剥−してPa1(i膜をすべ
て除去することを特徴とする。
〔発明の効釆〕
本発明によれば、開口部は底部から上端部までゆるやか
なチーノー形状をもつことにな)、従って配−の断線が
確実に防止される。
〔発明の実施例〕
以下第211g1t用いて実施例を説明する。壜ず−)
に示すように、半導体基板21上に810.績12、p
ttamssを積層しえ積層膜上に′vシスト!スク2
4をΔターエンダ形成し、開口部xiopma@axを
ウニ、トエ、チングする。
こO工、チンダには弗@ (HF ) O,s−と弗化
アンモニウム(M14F)316を會む水溶液を使用す
るが、PIGO工Vチンダ速度にくらべてsio。
のエツチング速度は数分の1であり、はぼP2Oのみを
エツチングすることができる。次に(b)に示すようl
Ic虐10,1I211!i分を弗1116−と弗化ア
ン4x−ウニ309Gを含む水溶液でウニ、トエ。
チンダする。このようにして形成され′fi−開ロ部1
1Fifl凰O2膜118分はなだらかなチー・ず−形
状となるが、I”8G属21部分は図の如く急峻な数差
を形威し、このままでは導電性配線をその上部に形成し
友場合には断線のおそれが依然として残っている。そζ
で本実施例では、この後(o)に示すようにルジストマ
スク24tmW&し、次いで(41K示すように一ロ@
16以外の表面に秦りているPIIG膜11をすべてウ
ニ、トエッチングで除去量る。こOPIGの工、チング
には上述o*wi液を用いる丸めJl1時にエツチング
される開口部周縁のgto、 @の工、チング童を少な
く保ちつつP8Gjlを除去することができ、5tO2
績のサイドエツチングによる開口部のひろがシは間聴と
する程大きくはない。
以上の工程によって図から明らかな如く開口s11の下
−がら上縁まで断面がなだらかなチー・量−形状が形成
される。このため上部に導電配線を設けた場合に1開口
部段差において断線のおそれはなく、オた配線の厚みが
薄(なること本はとんどない。
なお、P2O膜の工、チングにはウェ、トエ。
チングのみならずドライエ、チング【も適用することが
できることは明らかである。この場合、psa 農のサ
イドエツチングの進行を少なくすることができて有効で
ある。遣九実NNにお込ては配線コンタクト用の開口部
を1ili!明し皮が、一般に14isがチー・ヤー形
状を有する絶縁膜・り一ンの形成に通用できることは、
本発明の趣旨から明らかである。
【図面の簡単な説明】
第1図は従来の方法を説明するための断面図、菖2図は
本発明の一実施例を説明するための断面図である。 21・・・半導体基板、22・・・8102映、23・
・・P2O膜、J4・・・レジストマスク、25・・・
開口部。

Claims (1)

    【特許請求の範囲】
  1. 81y2膜とPgG j[とを順次積層した絶縁膜上に
    レジストマスタを74ターニング形成して、PgG膜を
    工、チングし、次いでg to、 gをウェ、トエ、チ
    ングしてテーノ9−形状に窓あけし、レノストを剥離し
    九@ PgG膜をすべて除去することを特徴とする絶縁
    膜開口部の形成方法。
JP2700482A 1982-02-22 1982-02-22 絶縁膜開口部の形成方法 Pending JPS58143536A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2700482A JPS58143536A (ja) 1982-02-22 1982-02-22 絶縁膜開口部の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2700482A JPS58143536A (ja) 1982-02-22 1982-02-22 絶縁膜開口部の形成方法

Publications (1)

Publication Number Publication Date
JPS58143536A true JPS58143536A (ja) 1983-08-26

Family

ID=12208975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2700482A Pending JPS58143536A (ja) 1982-02-22 1982-02-22 絶縁膜開口部の形成方法

Country Status (1)

Country Link
JP (1) JPS58143536A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092115A (ja) * 2015-11-04 2017-05-25 セイコーエプソン株式会社 電子デバイスの製造方法、電子デバイス、電子機器および移動体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092115A (ja) * 2015-11-04 2017-05-25 セイコーエプソン株式会社 電子デバイスの製造方法、電子デバイス、電子機器および移動体

Similar Documents

Publication Publication Date Title
JPS58143536A (ja) 絶縁膜開口部の形成方法
JPS6119133A (ja) 半導体装置の製造方法
US6194319B1 (en) Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings
JPS6349371B2 (ja)
JPS61294824A (ja) 半導体集積回路の製造装置
JPS58143532A (ja) 絶縁膜の加工方法
JPS6148771B2 (ja)
JPH01152730A (ja) 半導体基板のエッチング方法
JPS59179149A (ja) InP陽極酸化膜のエツチング方法
JPS61287146A (ja) 多層配線の形成方法
JPS6367736A (ja) 半導体基板の製造方法
JPH0992655A (ja) アルミニウム系パターンの形成方法
JPH01125831A (ja) エッチング液及びエッチング方法
JPS58197748A (ja) 半導体装置の製造方法
JPS6435917A (en) Manufacture of semiconductor device
JPH06177129A (ja) 半導体装置の製造方法
JPS6482092A (en) Manufacture of surface colored body
JPS611049A (ja) 固体撮像素子の製造方法
JPH0289312A (ja) 半導体装置の製造方法
JPS5923106B2 (ja) 半導体装置の製造方法
JP2004109425A5 (ja)
JP2002275667A5 (ja)
JPS5918639A (ja) 半導体装置の製造方法
JPH118303A (ja) 半導体装置の製造方法
KR960019501A (ko) 반도체 소자의 폴리실리콘층 형성방법