JPH06177129A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06177129A JPH06177129A JP32934892A JP32934892A JPH06177129A JP H06177129 A JPH06177129 A JP H06177129A JP 32934892 A JP32934892 A JP 32934892A JP 32934892 A JP32934892 A JP 32934892A JP H06177129 A JPH06177129 A JP H06177129A
- Authority
- JP
- Japan
- Prior art keywords
- film
- psg film
- hydrogen
- electrode
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置における特にアルミ電
極上のパッシベーション膜としてのＰＳＧ膜にエッチン
グで窓あけを行なう際の方法に関するもので、酸素プラ
ズマによるレジストアッシング時の酸素がＰＳＧ膜を通
して電極表面に入り込んで、ＰＳＧ膜をエッチングする
際、前記電極表面が荒れた形状になることを低減するこ
とを目的とする。 【構成】 本発明は前記目的のため、ＰＳＧ膜２をエッ
チング除去（６の部分）する前に水素アニール７を行な
うようにしたものである。
極上のパッシベーション膜としてのＰＳＧ膜にエッチン
グで窓あけを行なう際の方法に関するもので、酸素プラ
ズマによるレジストアッシング時の酸素がＰＳＧ膜を通
して電極表面に入り込んで、ＰＳＧ膜をエッチングする
際、前記電極表面が荒れた形状になることを低減するこ
とを目的とする。 【構成】 本発明は前記目的のため、ＰＳＧ膜２をエッ
チング除去（６の部分）する前に水素アニール７を行な
うようにしたものである。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置における
パッシベーション膜、特にアルミ電極上のパッシベーシ
ョン膜をエッチングする際の製造方法に関するものであ
る。
パッシベーション膜、特にアルミ電極上のパッシベーシ
ョン膜をエッチングする際の製造方法に関するものであ
る。
【０００２】
【従来の技術】図２に、アルミ電極上のパッシベーショ
ン膜のエッチングを中心とした従来の製造方法を示し、
以下に説明する。
ン膜のエッチングを中心とした従来の製造方法を示し、
以下に説明する。
【０００３】まず、図２（ａ）に示すように、半導体基
板（図示せず）上に形成した酸化膜（ＳｉＯ2 ）８上
に、アルミ（Ａｌ）電極３を形成した（一般に蒸着）
後、全面にパッシベーション膜としてＰＳＧ（リン・シ
リケートガラス）膜２を３００〜１０００Åの厚さ形成
（一般にＣＶＤ（化学的気相成長）法で形成）する。さ
らにその上に、Ｐ−ＳｉＮ膜（プラズマ窒化膜）１を形
成する。
板（図示せず）上に形成した酸化膜（ＳｉＯ2 ）８上
に、アルミ（Ａｌ）電極３を形成した（一般に蒸着）
後、全面にパッシベーション膜としてＰＳＧ（リン・シ
リケートガラス）膜２を３００〜１０００Åの厚さ形成
（一般にＣＶＤ（化学的気相成長）法で形成）する。さ
らにその上に、Ｐ−ＳｉＮ膜（プラズマ窒化膜）１を形
成する。
【０００４】次いで、図２（ｂ）のように、アルミ電極
３上の前記ＰＳＧ膜２、Ｐ−ＳｉＮ膜１に窓あけを行な
うために、レジストパターン４を形成し、それをマスク
にしてプラズマエッチング法により、Ｐ−ＳｉＮ膜１を
まずドライエッチングし（そのエッチングされる部分を
５で示す）、図２（ｃ）のように除去する。
３上の前記ＰＳＧ膜２、Ｐ−ＳｉＮ膜１に窓あけを行な
うために、レジストパターン４を形成し、それをマスク
にしてプラズマエッチング法により、Ｐ−ＳｉＮ膜１を
まずドライエッチングし（そのエッチングされる部分を
５で示す）、図２（ｃ）のように除去する。
【０００５】その後、図２（ｄ）のように、酸素プラズ
マによりレジストパターン４を除去し、前記窓あけがさ
れたＰ−ＳｉＮ膜１をマスクにして、ＰＳＧ膜２をウェ
ットエッチングにより除去する。つまり、アルミ電極３
上に窓あけが完了する。
マによりレジストパターン４を除去し、前記窓あけがさ
れたＰ−ＳｉＮ膜１をマスクにして、ＰＳＧ膜２をウェ
ットエッチングにより除去する。つまり、アルミ電極３
上に窓あけが完了する。
【０００６】その後、図２（ｅ）のように、プラズマダ
メージ除去のために水素分子７による水素アニール処理
を行ない電極３の取り出し構造（ボンディングパッド構
造）の形成を終える。
メージ除去のために水素分子７による水素アニール処理
を行ない電極３の取り出し構造（ボンディングパッド構
造）の形成を終える。
【０００７】
【発明が解決しようとする課題】しかしながら、前述し
た方法ではＰＳＧ膜をウェットエッチングで除去する
際、アルミ電極のエッチングが急速に進み、その電極の
面荒れが生じ、外観的に変色状に見える形状となり、良
好なボンディングができないといった問題がある。
た方法ではＰＳＧ膜をウェットエッチングで除去する
際、アルミ電極のエッチングが急速に進み、その電極の
面荒れが生じ、外観的に変色状に見える形状となり、良
好なボンディングができないといった問題がある。
【０００８】これは、レジストを除去するための酸素プ
ラズマによるアッシングの際、酸素がＰＳＧの薄膜を通
してアルミ電極表面に入り込んでしまい、ＰＳＧ膜をウ
ェットエッチングするとき、アルミ表面近傍の酸素のた
めにその表面の親水性が高く不均一になっており、ＰＳ
Ｇ膜がエッチングされた後にアルミ表面のエッチングも
急速に進む（いわゆるオーバーエッチング）からであ
る。
ラズマによるアッシングの際、酸素がＰＳＧの薄膜を通
してアルミ電極表面に入り込んでしまい、ＰＳＧ膜をウ
ェットエッチングするとき、アルミ表面近傍の酸素のた
めにその表面の親水性が高く不均一になっており、ＰＳ
Ｇ膜がエッチングされた後にアルミ表面のエッチングも
急速に進む（いわゆるオーバーエッチング）からであ
る。
【０００９】また、前述したようにＰ−ＳｉＮ膜のドラ
イエッチングやレジスト除去のための酸素プラズマで受
けたプラズマダメージを除去するため、水素分子による
アニールを行なうが、前記アルミ電極の面荒れはこのア
ニールによりさらに進行してしまう。
イエッチングやレジスト除去のための酸素プラズマで受
けたプラズマダメージを除去するため、水素分子による
アニールを行なうが、前記アルミ電極の面荒れはこのア
ニールによりさらに進行してしまう。
【００１０】本発明は、前述したアルミ電極の窓あけの
際、その電極表面の面荒れを少なくして電極表面の仕上
げを良好にし、よりよいボンディングができ、品質の向
上を図る方法を提供することを目的とする。
際、その電極表面の面荒れを少なくして電極表面の仕上
げを良好にし、よりよいボンディングができ、品質の向
上を図る方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、前記目的達成
のために、ＰＳＧ膜をウェットエッチングする前に水素
アニール処理を行なうようにしたものである。
のために、ＰＳＧ膜をウェットエッチングする前に水素
アニール処理を行なうようにしたものである。
【００１２】
【作用】本発明は、前述したように、ＰＳＧ膜をエッチ
ングする前に水素アニールをするようにしたので、ＰＳ
Ｇ膜を通して入り込む水素がアルミ表面の酸素を排出
し、アルミ電極の表面における親水性が均一化し向上す
る。従って、該表面の荒れが少なくなり良好なボンディ
ングができ、品質が改善される。
ングする前に水素アニールをするようにしたので、ＰＳ
Ｇ膜を通して入り込む水素がアルミ表面の酸素を排出
し、アルミ電極の表面における親水性が均一化し向上す
る。従って、該表面の荒れが少なくなり良好なボンディ
ングができ、品質が改善される。
【００１３】
【実施例】本発明の実施例を図１に示し、以下に説明す
る。
る。
【００１４】まず、図１（ａ）に示すように、従来同
様、半導体基板（図示省略）上に形成したＳｉＯ2 膜８
上に、アルミ電極３を形成した後、パッシベーション膜
としてＰＳＧ膜２を形成し、その上にＰ−ＳｉＮ膜１を
形成する。
様、半導体基板（図示省略）上に形成したＳｉＯ2 膜８
上に、アルミ電極３を形成した後、パッシベーション膜
としてＰＳＧ膜２を形成し、その上にＰ−ＳｉＮ膜１を
形成する。
【００１５】次いで、これも従来同様、図１（ｂ）のよ
うに、電極３上に窓あけを行なうためのレジストパター
ン４を形成して、それをマスクにしてプラズマエッチン
グにより前記Ｐ−ＳｉＮ膜１をエッチング（５の部分）
除去し、図１（ｃ）のように窓あけ部にＰＳＧ膜２がま
だ残っている形状を得る。
うに、電極３上に窓あけを行なうためのレジストパター
ン４を形成して、それをマスクにしてプラズマエッチン
グにより前記Ｐ−ＳｉＮ膜１をエッチング（５の部分）
除去し、図１（ｃ）のように窓あけ部にＰＳＧ膜２がま
だ残っている形状を得る。
【００１６】次いで、これも従来同様、図１（ｄ）のよ
うに、前記レジストパターン４を酸素プラズマにより除
去する。これは従来もそうであるが、レジスト４の表面
がプラズマによりダメージを受けているので、ウェット
系でのレジスト除去が行なえないため、プラズマによる
レジストアッシングを行なうのである。
うに、前記レジストパターン４を酸素プラズマにより除
去する。これは従来もそうであるが、レジスト４の表面
がプラズマによりダメージを受けているので、ウェット
系でのレジスト除去が行なえないため、プラズマによる
レジストアッシングを行なうのである。
【００１７】前記レジスト４を除去した後、プラズマダ
メージ除去のための水素（水素分子７）によるアニール
処理（４００〜５００℃）を行なう。つまり、ＰＳＧ膜
２をエッチングする前に水素アニールを行なうのであ
る。
メージ除去のための水素（水素分子７）によるアニール
処理（４００〜５００℃）を行なう。つまり、ＰＳＧ膜
２をエッチングする前に水素アニールを行なうのであ
る。
【００１８】前記水素アニール処理後、図１（ｅ）に示
すように、窓あけした部分のＰＳＧ膜２をＰ−ＳｉＮ膜
１をマスクにしてウェットエッチングし除去（６の部
分）、従来同様電極３の取り出し構造を形成完了する。
すように、窓あけした部分のＰＳＧ膜２をＰ−ＳｉＮ膜
１をマスクにしてウェットエッチングし除去（６の部
分）、従来同様電極３の取り出し構造を形成完了する。
【００１９】なお、前述した工程は、アルミ電極上に最
初にＰＳＧ膜を形成する方法であるが、それができない
場合、つまりレジスト除去後にＰＳＧ膜を形成する場合
でもそのＰＳＧ膜をウェットエッチングする前に水素ア
ニールを行なえばよいのであって効果は同様である。
初にＰＳＧ膜を形成する方法であるが、それができない
場合、つまりレジスト除去後にＰＳＧ膜を形成する場合
でもそのＰＳＧ膜をウェットエッチングする前に水素ア
ニールを行なえばよいのであって効果は同様である。
【００２０】
【発明の効果】以上説明したように、本発明は、アルミ
電極上のパッシベーション膜としてのＰＳＧ膜をエッチ
ングして窓あけする際、そのエッチングする前に水素ア
ニールをするようにしたので、ＰＳＧ膜を通して入り込
んだ水素がアルミ表面の酸素を排出するため、その表面
の親水性の度合いが従来とは変わり均一化し、ＰＳＧ膜
をエッチングするときのオーバーエッチングを抑えるこ
とができ、電極表面の荒れが低減され表面形状の仕上げ
が向上し、配線のためのボンディングも良好に行なえ、
デバイスの品質が向上する。
電極上のパッシベーション膜としてのＰＳＧ膜をエッチ
ングして窓あけする際、そのエッチングする前に水素ア
ニールをするようにしたので、ＰＳＧ膜を通して入り込
んだ水素がアルミ表面の酸素を排出するため、その表面
の親水性の度合いが従来とは変わり均一化し、ＰＳＧ膜
をエッチングするときのオーバーエッチングを抑えるこ
とができ、電極表面の荒れが低減され表面形状の仕上げ
が向上し、配線のためのボンディングも良好に行なえ、
デバイスの品質が向上する。
【図１】本発明の実施例
【図２】従来例
１ Ｐ−ＳｉＮ膜 ２ ＰＳＧ膜 ３ Ａｌ電極 ４ レジスト
Claims (1)
- 【請求項１】 半導体基板上にパッシベーション膜とし
てＰＳＧ（リン・シリケートガラス）膜を形成し、その
上にＰ−ＳｉＮ膜を形成する構造で、このＰ−ＳｉＮ膜
をプラズマドライエッチングでエッチング除去した後、
先に形成したＰＳＧ膜をエッチングする際、まず水素ア
ニールを施してからウェットエッチングする事を特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32934892A JPH06177129A (ja) | 1992-12-09 | 1992-12-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32934892A JPH06177129A (ja) | 1992-12-09 | 1992-12-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177129A true JPH06177129A (ja) | 1994-06-24 |
Family
ID=18220456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32934892A Pending JPH06177129A (ja) | 1992-12-09 | 1992-12-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177129A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6514876B1 (en) | 1999-09-07 | 2003-02-04 | Steag Rtp Systems, Inc. | Pre-metal dielectric rapid thermal processing for sub-micron technology |
| CN110235229A (zh) * | 2017-01-17 | 2019-09-13 | 株式会社电装 | 半导体装置及其制造方法 |
-
1992
- 1992-12-09 JP JP32934892A patent/JPH06177129A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6514876B1 (en) | 1999-09-07 | 2003-02-04 | Steag Rtp Systems, Inc. | Pre-metal dielectric rapid thermal processing for sub-micron technology |
| CN110235229A (zh) * | 2017-01-17 | 2019-09-13 | 株式会社电装 | 半导体装置及其制造方法 |
| CN110235229B (zh) * | 2017-01-17 | 2022-08-12 | 株式会社电装 | 半导体装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06177129A (ja) | 半導体装置の製造方法 | |
| US6194319B1 (en) | Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings | |
| JPH1064916A (ja) | 半導体素子の金属配線製造方法 | |
| US7205243B2 (en) | Process for producing a mask on a substrate | |
| JPH0689883A (ja) | 接続孔の形成方法 | |
| JPH0786229A (ja) | 酸化シリコンのエッチング方法 | |
| JP2873759B2 (ja) | 半導体装置のウエットエッチング前処理方法 | |
| KR100568098B1 (ko) | 금속 패턴 형성 방법 | |
| KR930005240B1 (ko) | 다결정 실리콘 완충층을 이용한 텅스텐 박막 제조방법 | |
| JP3039006B2 (ja) | 半導体装置の製造方法 | |
| JP3291387B2 (ja) | 半導体装置の製造方法 | |
| JPS5972138A (ja) | 半導体装置の製造方法 | |
| JPH0917767A (ja) | 半導体装置の製造方法 | |
| JPH08162388A (ja) | コンタクトホールの形成方法 | |
| JPH05175159A (ja) | 半導体素子の製造方法 | |
| JPH10116819A (ja) | アルミニウム膜又はアルミニウム合金膜のエッチング方 法 | |
| JPH03297134A (ja) | パターン形成方法 | |
| JPS583230A (ja) | 半導体装置の製造方法 | |
| JPH07122568A (ja) | 半導体装置及びその製造方法 | |
| JPH07122634A (ja) | 半導体装置 | |
| JPH0329322A (ja) | 半導体装置の製造方法 | |
| JPH05129253A (ja) | 半導体装置の製造方法 | |
| KR960019501A (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| KR20000003235A (ko) | 웨이퍼 휘어짐을 방지할 수 있는 소자분리막 형성 방법 | |
| JPS6122031B2 (ja) |