JPS58137932A - オフデイレ−型リレ−の駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はスイッチをＯＮ　してから予め設定され九一定
時間を経過した後にＯＮ動作するオンディレー型リレー
の駆動回路に関し、その目的とするところは主として数
台のモータを順次起動する場合等に使用して最適で、省
電力を可能とし、かつ構成の簡単なリレー駆動回路を提
供するにある。

以下、図に沿って本発明を説明する。

第１図は本発明の＠１の実施例を示しており、同図にお
いて交流電源ＡＣの両端にはスイッチＳＷを介してサー
ジ吸収器ＺＮが接続され、その両端にはサージ電流から
の保護用の抵抗Ｒ１を介してダイオードブリッジからな
る全波整流回路ＤＢが接続されている。

この全波整流回路ＤＢの出力端子間には、定電圧回路を
構成するトランジスタＴｒ１．Ｔｒ２のコレフタ、エミ
ッタ、抵抗Ｒ２、コンデンサｃ１．１巻線形のラッチン
ダリレーＬＦ、／イオードＤ。

およびトランジスタＴｒｉのコレクタ、工電ツタが順次
直列に接続されておシ、トランジスタＴｒ、のコレクタ
、ペース関Ｋｆｌ抵抗ＲｊＩが、ｔえこのペースとトラ
ンジスタＴｒｉ）４−スとの関には抵抗Ｒ４が夫々接続
されている。更にトランジスタ丁ｒ　のペースと金波＊
Ｒ回路ＤＢの負極出力端とのＩＩＫはツェナーダイオ−
Ｆ　！Ｄ、が接続される。

トランジスタ丁ｒ、の工ζツタと前配食極出方端との間
には平滑用のコンデンｔｃ２が接続されてお夛、まえ抵
抗−の一端と＃配食１出方端との間には、遅延回路を構
成するコンデンサＣ５と抵抗Ｒ５との並列回路が接続さ
れている。

抵抗町の一端にはツェナーダイオ−Ｐ　ｇＤ、のカッ−
ｒが１ａ続され、その７ノードは前記トランジスタＴｒ
５　Ｏ”−スに＊続されていると共に１このペースとコ
ンデンｔｃ１の一端との間に＃ｉ抵抗町が接続されてｈ
る。

これらツェナーダイオードＺＤ２．）ランノスタＴ　ｒ
　５および抵抗Ｒ６＃′ｉスイッチング回路Ｓを構成し
ており、後述する如くある一定の電圧を検出しえときに
トランジスタＴ　ｒ　５をオンせしめてラッチングリレ
ーＬ７をセットするべく動作する。

ツェナーダイオードＺＤ、のカソードとトランジスタＴ
ｒ　　のコレクタとの間には抵抗Ｒ７が４ｉ！横され、
その両端はトランジスタＴ　ｒ　４のペースおよびコレ
クタに接続されていると共に、そのエイツタは前記ダイ
オードＤのアノードに接続されて−る。

しかしてその動作を説明すると、先ずスイッチ８Ｗの投
入によシコンダンサｃ２の一端（＠１図中、１点）Ｋは
全波４１！ｉ！後、定電圧化されな直流電圧があられれ
る。この電圧は抵抗Ｒ２およびコンデンサＣ５の直列回
路に印加され、コンデンサＣｓの一端（＠１図中、ｂ点
）の電圧ｈ　ｇ２．ｃ。

で決まる時９！数に従って次第に上昇していく。

この電圧がスイッチング回路Ｓ内のツェナーダイオード
ＺＤ２のツェナー電圧を超えるとツェナーダイオードＺ
Ｄ、のカソードからアノードＩＩＣ向かつて電流が流れ
、この電流による抵抗ＲＫおける電圧降下がＯｊ〜０．
７ｖ以上になるとトランジスタＴｒｊがＯＮする。トラ
ンジスタＴ　ｒ　Ｊ　ＯＯＮによりｈｂ点からコンデン
サＣい　ラッチングリレーＬｙ１ダイオードＤ、および
トランジスタＴｒ５の経路でコンデンサＣ１の充電電流
が売れ、ラッチングリレーＬｙはセット動作すなわちＯ
Ｎ動作する。なおこの時トランジスタＴｒ４はダイオ−
＃ＰＤ、により逆／譬イアスされてお、？　ＯＦＦであ
る。

従って遅延回路を構成する抵抗Ｅ３、コンデンサＣ５の
時定数の選択により、スイッチｇｗを閉じてからリレー
をＯＮさせるまでの時間を自由に設定することができる
。

コンデンサＣ１の充電が完了すると充電電Ｒは０となる
が、ラッチングリレーＬｙはセット状態を維持する。

次いで、スイッチ請をＯＦＦするとコンデンサＣ２の電
荷は抵抗ｍｌ、、Ｒ，を介し、１１走コンデンサＣ３の
電荷は抵抗Ｒ５を介して夫々低速に放電し、ｂ点の電位
が降下する。これによりコンデンサＣ１の電荷は抵抗Ｒ
７を介してトランジスタＴ　ｒ　４のペースに流れ込み
、トランジスタＴｒ４がＯＮする。

従って、コンデンサＣ１の電荷はトランジスタＴｒ４の
コレクタ、エミッタ、ラッチングリレーＬＦＯ経路で放
電し、リレーコイルには前記とは逆向きの電流が流れて
リレーはリセットされるものである。

第２図は本発明の第２の実施例を示しており、第１の実
施例と異なるのはスイッチング回路Ｓの構成である。

すなわち、この例においてスイッチング回路ｓＦｉ、抵
抗Ｒ２の一端と抵抗゛Ｒ７の一端との間にトランジスタ
丁ｒ５の工ζツタ、コレクタおよび抵抗Ｒ，を直列に接
続し、トランジスタＴ　ｒ　５のペース、エミッタ間に
抵抗Ｒ１を接続すると共に、トランジスタＴ　ｒ　ｓの
ペースと金波整流回路Ｄｌｌの負極出力端との間にツェ
ナーダイオードｚＤ３および抵抗Ｒ１゜を直列に接続し
、ｔ７’ｔ）ランジスタＴｒｓのペースをトランジスタ
Ｔｒ４のコレクタに、トランジスタＴｒ、のコレクタを
トランジスタテｒ６のペースに、トランジスタＴ　ｒ　
４のエミッタを抵抗Ｒ８の一端に夫々接続し、更にトラ
ンジスタＴｒ６のエミッタと前記負極出力端との間に抵
抗８１．を接続して構成されている。

この回路にお−では、ｂ点の電圧がある値以上になると
ｂ点から抵抗Ｒ９、ツェナーダイオードＺＤ、　、抵抗
Ｂ、。へと電流が流れ、抵抗Ｒ９両端の電圧がＯＡ〜Ｇ
、７　ＶになるとトランジスタＴｒ５をＯＮせしめる。

これに伴いトランジスタＴｒ４４ＯＮする。従ってラッ
チングリレーＬｙ　Ｋ　ｄ　ｆｉｌ　紀Ｍ様にコンデン
サＣ１の充電電流が流れ、リレーがセットされる。

次いてスイッチｆｆがＯＦＦされると、トランジスタＴ
ｒｅｅ〒ｒ　ｂ　ｕ　ＯＦＦ　Ｌ、５ｙデンサＣ１の放
電電流が抵抗Ｒ７を介してトランジスタＴｒａのペース
Ｋ１１ｌれ、トランジスタＴｒ４をＯＮさせ、コンデン
すＣはトランジスタＴｒ４Ｏコレクタ、エンツタラッチ
ングリレーＬ７の経路で放電するため、ラッチングリレ
ーＬ７はリセットされることとなる。

以上のように本発明によれば、交流電源にスイッチを介
して接続された全波整流回路と、定電圧回路と、遅延回
路と、スイッチング回路と、コンデンサおよびラッチン
グリン一の直列回路とから構成し、前記スイッチを閉成
し遅延回路を介して一定時間経過した後にスイッチング
回路をＯＮさせることによりコンデンサを充電し、その
充電電流によってラッチングリレーをセット動作せしめ
、また、スイッチの開成によってコンデンサを放電させ
、その放電電ｉによってラッチングリレーをリセット動
作せしめるように構成したから、主として数台のモータ
を起動するような場合において、遅延回路の遅延時間の
任意な設定によシモータは順次起動され、その突入電流
は少しづつ時間遅れをもって順次流れるため、電源トラ
ンスに大容量のものを必要とせず、駆動回路の小型化が
図れる効果がある。

ｔた、ラッチングリレーを用いている走めリレーのＯＮ
動作時に電力消費がなく経済的であると共に、構成も簡
単である等の利点がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す回路図、第２図は
同じく第２の実施例を示す回路図である。 ＡＣ・・・交流電源、８Ｗ・・・スイッチ、　ＺＮ・・
・サージ吸収器、ＤＢ・・・全波整流回路、Ｔｒ１〜Ｔ
ｒ４・・・トランジスタ％ＺＤ　　〜ＺＤ、・・・ツェ
ナーダイオード、Ｄ、・・・ダイオード、Ｃ１〜Ｃ５・
・・コンデンサ、Ｒ１へＲ４，・・・抵抗ｓ　Ｌ７・・
・ラッチングリレー、Ｓ・・・スイッチング回路。 出願人松下電工株式会社

Claims (2)

【特許請求の範囲】
1. （１）　　交流電源にスイッチを介して接続され九食波
   ＩＩＲ回路の出力側に定電圧回路を接続し、その出力側
   に遅延回路と、スイッチング回路と、コンデンサおよび
   ラッチングリレーの直列回路とを順次接続してなシ、前
   記スイッチを閉成し前記遅延回路を介して一定時間経過
   した後に前記スイッチング回路をＯＮさせることにより
   前記コンデンサを充電し、その充電電ｆｉＫよってラッ
   チングリレーをセット動作せしめると共に、＃記スイッ
   チの構成によって前記コンデンサを放電させ、その放電
   電流によってラッチングリレーをリセット動作せしめる
   ように構成し九ことを特徴とするオンディレー型リレー
   の駆動回路。
2. （２）　　スイッチング回路は、遅延回路の出力電圧が
   一定値に達し大時に導通するツェナーダイオードおよび
   トランジスタの直列回路を備えてなる特許請求の範囲第
   １項記載のオンディレー製リレーの駆動回路。