JPH0336079Y2 - - Google Patents
Info
- Publication number
- JPH0336079Y2 JPH0336079Y2 JP1984178516U JP17851684U JPH0336079Y2 JP H0336079 Y2 JPH0336079 Y2 JP H0336079Y2 JP 1984178516 U JP1984178516 U JP 1984178516U JP 17851684 U JP17851684 U JP 17851684U JP H0336079 Y2 JPH0336079 Y2 JP H0336079Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gate
- thyristor
- semiconductor switch
- discharge lamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 34
- 230000001939 inductive effect Effects 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 10
- 239000007858 starting material Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Thyristor Switches And Gates (AREA)
Description
【考案の詳細な説明】
＜産業上の利用分野＞
本考案は、蛍光灯等の放電灯を点灯させる放電
灯点灯回路に関する。
灯点灯回路に関する。
＜従来の技術＞
半導体スイツチ回路によるスタータを用いた放
電灯点灯回路としては従来より種々の方式のもの
が提案されているが、その中の一つに、非直線性
誘電体素子とサイリスタとを組合せた半導体スイ
ツチ回路を用いた放電灯点灯回路がある。第４図
はその従来例を示し、１は蛍光灯等の放電灯、２
は誘導性安定器、３は雑音防止コンデンサ、４は
半導体スイツチ回路、Ｕ，Ｖは交流電源入力端
子、ａ及びｂは半導体スイツチ回路４の交流入力
端子である。
電灯点灯回路としては従来より種々の方式のもの
が提案されているが、その中の一つに、非直線性
誘電体素子とサイリスタとを組合せた半導体スイ
ツチ回路を用いた放電灯点灯回路がある。第４図
はその従来例を示し、１は蛍光灯等の放電灯、２
は誘導性安定器、３は雑音防止コンデンサ、４は
半導体スイツチ回路、Ｕ，Ｖは交流電源入力端
子、ａ及びｂは半導体スイツチ回路４の交流入力
端子である。
放電灯１は、放電電極を兼ねる一対の予熱フイ
ラメント１０１，１０２を有していて、予熱フイ
ラメント１０１，１０２が交流電源入力端子Ｕ，
Ｖに導かれる交流ラインイ，ロに直列に入るよう
に、交流ラインイ，ロに接続されている。誘導性
安定器２は、予熱フイラメント１０１，１０２と
直列に接続されている。
ラメント１０１，１０２を有していて、予熱フイ
ラメント１０１，１０２が交流電源入力端子Ｕ，
Ｖに導かれる交流ラインイ，ロに直列に入るよう
に、交流ラインイ，ロに接続されている。誘導性
安定器２は、予熱フイラメント１０１，１０２と
直列に接続されている。
半導体スイツチ回路４は、ダイオード回路と、
サイリスタSCRと、ゲート回路と、非直線性誘
電体素子NLを含んでいる。
サイリスタSCRと、ゲート回路と、非直線性誘
電体素子NLを含んでいる。
ダイオード回路は、予熱フイラメント１０１，
１０２の後段において、交流ラインイ，ロに対し
て全波整流回路を構成するように接続されたダイ
オードD1，D2，D4，D5及びD6を含んでいる。
１０２の後段において、交流ラインイ，ロに対し
て全波整流回路を構成するように接続されたダイ
オードD1，D2，D4，D5及びD6を含んでいる。
サイリスタSCRは、交流入力電圧の正及び負
の両サイクルにおいて導通し得るように、アノー
ド及びカソードがダイオード回路の整流出力側に
接続されている。サイリスタSCRは、交流電源
入力端子Ｕ側が正極性となつたとき、ダイオード
D1，D5、D6を通して電源ラインイ，ロに接続さ
れ、交流電源入力端子Ｕ側が負極性になつたと
き、ダイオードD2，D4を通して電源ラインイ，
ロに接続される。サイリスタSCRのカソードと
アノードとの間には抵抗R4が接続されている。
の両サイクルにおいて導通し得るように、アノー
ド及びカソードがダイオード回路の整流出力側に
接続されている。サイリスタSCRは、交流電源
入力端子Ｕ側が正極性となつたとき、ダイオード
D1，D5、D6を通して電源ラインイ，ロに接続さ
れ、交流電源入力端子Ｕ側が負極性になつたと
き、ダイオードD2，D4を通して電源ラインイ，
ロに接続される。サイリスタSCRのカソードと
アノードとの間には抵抗R4が接続されている。
サイリスタSCRのゲート駆動回路は、電源ラ
インイに対してダイオードD3及び抵抗R1の直列
回路を接続すると共に、抵抗R1の一端とサイリ
スタSCRのカソードとの間にコンデンサC1と抵
抗R2との並列回路を接続し、抵抗R1の一端を抵
抗R7及びダイアツク、SBS等の二端子型の半導
体スイツチＳの並列回路と、コンデンサC2との
直列回路を通してサイリスタSCRのゲートに接
続し、ゲートとカソードとの間には抵抗R3を接
続した回路構成となつている。
インイに対してダイオードD3及び抵抗R1の直列
回路を接続すると共に、抵抗R1の一端とサイリ
スタSCRのカソードとの間にコンデンサC1と抵
抗R2との並列回路を接続し、抵抗R1の一端を抵
抗R7及びダイアツク、SBS等の二端子型の半導
体スイツチＳの並列回路と、コンデンサC2との
直列回路を通してサイリスタSCRのゲートに接
続し、ゲートとカソードとの間には抵抗R3を接
続した回路構成となつている。
非直線性誘電体素子NLは、その一端を電源ラ
インロに接続すると共に、他端側を、抵抗R6及
び抵抗R5とツエナーダイオードZDとの直列回路
に対してダイオードD4を並列に接続した回路を
通してサイリスタSCRのアノードに接続してあ
る。また、非直線性誘電体素子NLの他端と電源
ラインイとの間にはコンデンサC3を接続してあ
る。
インロに接続すると共に、他端側を、抵抗R6及
び抵抗R5とツエナーダイオードZDとの直列回路
に対してダイオードD4を並列に接続した回路を
通してサイリスタSCRのアノードに接続してあ
る。また、非直線性誘電体素子NLの他端と電源
ラインイとの間にはコンデンサC3を接続してあ
る。
上記の構成において、交流電源入力端子Ｕ−Ｖ
間に印加される交流電圧Euvが、端子Ｕ側を正と
する正サイクルにはダイオードD1，D3，D5及び
D6がオン、ダイオードD2，D4がオフとなり、第
５図に示すような等価回路となる。この等価回路
図において、交流入力端子ａ−ｂ間に印加される
電圧をV0、コンデンサC1の両端電圧をVc1、コン
デンサC2の両端電圧をVc2、半導体スイツチＳの
ブレークオーバ電圧をVb、抵抗R2とコンデンサ
C1の並列合成インピーダンスをZrcとすると、サ
イリスタSCRを導通させるための条件は次のよ
うになる。
間に印加される交流電圧Euvが、端子Ｕ側を正と
する正サイクルにはダイオードD1，D3，D5及び
D6がオン、ダイオードD2，D4がオフとなり、第
５図に示すような等価回路となる。この等価回路
図において、交流入力端子ａ−ｂ間に印加される
電圧をV0、コンデンサC1の両端電圧をVc1、コン
デンサC2の両端電圧をVc2、半導体スイツチＳの
ブレークオーバ電圧をVb、抵抗R2とコンデンサ
C1の並列合成インピーダンスをZrcとすると、サ
イリスタSCRを導通させるための条件は次のよ
うになる。
Vc1＞Vb＋Vc2 ……(1)
V0＞｛（R1＋Zrc）／Zrc｝（Vb＋Vc2）……(2)
半導体スイツチＳが導通するまでは、コンデン
サC2の両端電圧Vc2は略零であり、交流入力端子
ａ−ｂ間に印加される電圧V0を、抵抗R2及びコ
ンデンサC1の合成並列インピーダンスZrcと、抵
抗R1とで分圧したコンデンサC1の両端電圧Vc1
が、半導体スイツチＳのブレークオーバ電圧Vb
を越えると、半導体スイツチＳが導通状態とな
る。そして、半導体スイツチＳ、コンデンサC2
及び抵抗R3の経路でゲート電流が流れて、サイ
リスタSCRが導通する。
サC2の両端電圧Vc2は略零であり、交流入力端子
ａ−ｂ間に印加される電圧V0を、抵抗R2及びコ
ンデンサC1の合成並列インピーダンスZrcと、抵
抗R1とで分圧したコンデンサC1の両端電圧Vc1
が、半導体スイツチＳのブレークオーバ電圧Vb
を越えると、半導体スイツチＳが導通状態とな
る。そして、半導体スイツチＳ、コンデンサC2
及び抵抗R3の経路でゲート電流が流れて、サイ
リスタSCRが導通する。
半導体スイツチＳの導通によりコンデンサC2
に電荷が蓄積されてゆき、その両端電圧Vc2が次
第に高くなつてゆく。このことを、上記式(2)で考
えると、サイリスタSCRを駆動するに当つて、
交流入力端子ａ，ｂに印加する電圧V0を次第に
大きくする必要があることを意味する。
に電荷が蓄積されてゆき、その両端電圧Vc2が次
第に高くなつてゆく。このことを、上記式(2)で考
えると、サイリスタSCRを駆動するに当つて、
交流入力端子ａ，ｂに印加する電圧V0を次第に
大きくする必要があることを意味する。
上述のようにして、サイリスタSCRが導通す
ると、放電灯１のフイラメント１０１→サイリス
タSCR→フイラメント１０２のループで予熱電
流isが流れ、放電灯１のフイラメント１０１，１
０２が予熱される。この予熱電流isは誘導性安定
器２のインダクタンスにより、電源電圧Euvに対
して約90゜（電気角）の位相遅れを生じる。
ると、放電灯１のフイラメント１０１→サイリス
タSCR→フイラメント１０２のループで予熱電
流isが流れ、放電灯１のフイラメント１０１，１
０２が予熱される。この予熱電流isは誘導性安定
器２のインダクタンスにより、電源電圧Euvに対
して約90゜（電気角）の位相遅れを生じる。
次に、交流電源入力端子Ｕを負とする負サイク
ルでは、ダイオードD1，D3，D5及びD6がオフに
なり、ダイオードD2及びD4がオンになるので、
第６図に示すような等価回路が得られる。ここ
で、予熱電流isは電源電圧Euvに対して約90゜の位
相遅れを生じるので、予熱電流isがサイリスタ
SCRの保持電流以下となる位相では、電源電圧
Euvは既に負サイクルに入つており、負のピーク
値にある。このため、予熱電流isが保持電流以下
になつたためにオフしようとしていたサイリスタ
SCRが、直接印加される負サイクルのピーク電
圧により再び導通状態になり、サイリスタSCR
及び抵抗R6を通して非直線性誘電体素子NLに電
圧が印加される。非直線性誘電体素子NLは、印
加電圧Ｖと蓄積電荷Ｑとの関係が第７図に示すよ
うな可飽和特性を有し、飽和電圧Esに達するま
では充電電流を流すが、飽和電圧Es以上になる
と殆ど充電電流を流さない。このため、急激な電
流の変化を生じ、電流の時間的な変化の割合い
（−di／dt）と誘導性安定器２のインダクタンス
Ｌとに依存したパルス電圧が発生し、このパルス
電圧が放電灯１の両端に印加される。そして、フ
イラメント１０１，１０２が充分に予熱されてい
れば、放電灯１が前記パルス電圧によつて点灯す
る。
ルでは、ダイオードD1，D3，D5及びD6がオフに
なり、ダイオードD2及びD4がオンになるので、
第６図に示すような等価回路が得られる。ここ
で、予熱電流isは電源電圧Euvに対して約90゜の位
相遅れを生じるので、予熱電流isがサイリスタ
SCRの保持電流以下となる位相では、電源電圧
Euvは既に負サイクルに入つており、負のピーク
値にある。このため、予熱電流isが保持電流以下
になつたためにオフしようとしていたサイリスタ
SCRが、直接印加される負サイクルのピーク電
圧により再び導通状態になり、サイリスタSCR
及び抵抗R6を通して非直線性誘電体素子NLに電
圧が印加される。非直線性誘電体素子NLは、印
加電圧Ｖと蓄積電荷Ｑとの関係が第７図に示すよ
うな可飽和特性を有し、飽和電圧Esに達するま
では充電電流を流すが、飽和電圧Es以上になる
と殆ど充電電流を流さない。このため、急激な電
流の変化を生じ、電流の時間的な変化の割合い
（−di／dt）と誘導性安定器２のインダクタンス
Ｌとに依存したパルス電圧が発生し、このパルス
電圧が放電灯１の両端に印加される。そして、フ
イラメント１０１，１０２が充分に予熱されてい
れば、放電灯１が前記パルス電圧によつて点灯す
る。
＜考案が解決しようとする課題＞
ところが、この従来の放電灯点灯回路は、第６
図の等価回路から明らかなように、負サイクルで
はサイリスタSCRのゲート駆動回路に対して電
源ラインイまたはロから電力を供給する回路が形
成されていない。即ち、負サイクル時にはサイリ
スタSCRのゲートを駆動する回路が存在しない
のである。これは、従来の放電灯点灯回路が、タ
ーン．オフ．タイムの長いサイリスタSCRを使
用し、正サイクルでのゲート駆動により生じた導
通状態を、オフさせることなく、負サイクルまで
保存する回路方式を採用しているためである。こ
のため、従来の放電灯点灯回路では、ターン．オ
フ．タイムの長い特殊なサイリスタSCRを使用
しなければならず、コスト高になると言う問題点
あつた。
図の等価回路から明らかなように、負サイクルで
はサイリスタSCRのゲート駆動回路に対して電
源ラインイまたはロから電力を供給する回路が形
成されていない。即ち、負サイクル時にはサイリ
スタSCRのゲートを駆動する回路が存在しない
のである。これは、従来の放電灯点灯回路が、タ
ーン．オフ．タイムの長いサイリスタSCRを使
用し、正サイクルでのゲート駆動により生じた導
通状態を、オフさせることなく、負サイクルまで
保存する回路方式を採用しているためである。こ
のため、従来の放電灯点灯回路では、ターン．オ
フ．タイムの長い特殊なサイリスタSCRを使用
しなければならず、コスト高になると言う問題点
あつた。
しかも、近年、サイリスタの製造方法がグラベ
ーシヨン型からプレーナ型へ変化し、スイツチン
グ速度が速くなつてきており、ターン．オフ．タ
イムの長い特殊なサイリスタの入手が困難になつ
ており、回路の実現が困難になつている。
ーシヨン型からプレーナ型へ変化し、スイツチン
グ速度が速くなつてきており、ターン．オフ．タ
イムの長い特殊なサイリスタの入手が困難になつ
ており、回路の実現が困難になつている。
そこで、本考案の課題は、上述する従来の問題
点を解決し、スイツチング速度の速いサイリスタ
を使用して回路を組んだ場合でも、正及び負のサ
イクルにおいてサイリスタを確実に駆動して予熱
電流を流すと共に、パルス電圧を発生させて放電
灯を点灯でき、回路実現が容易で、コストの安価
な放電灯点灯回路を提供することである。
点を解決し、スイツチング速度の速いサイリスタ
を使用して回路を組んだ場合でも、正及び負のサ
イクルにおいてサイリスタを確実に駆動して予熱
電流を流すと共に、パルス電圧を発生させて放電
灯を点灯でき、回路実現が容易で、コストの安価
な放電灯点灯回路を提供することである。
＜課題を解決するための手段＞
上述した課題解決のため、本考案は、交流電源
入力端子と、放電灯と、誘導性安定器と、半導体
スイツチ回路とを含む放電灯点灯回路であつて、 前記放電灯は、放電電極を兼ねる一対の予熱フ
イラメントを有していて、前記予熱フイラメント
が前記交流電源入力端子に導かれる交流ラインに
直列に入るように、前記交流ラインに接続されて
おり、 前記誘導性安定器は、前記予熱フイラメントと
直列に接続されており、 前記半導体スイツチ回路は、ダイオード回路
と、サイリスタと、ゲート回路と、非直線性誘電
体素子とを含み、 前記ダイオード回路は、前記予熱フイラメント
の後段において前記交流ラインに対して全波整流
回路を構成するように接続された少なくとも４つ
のダイオードを含み、 前記サイリスタは、交流入力電圧の正及び負の
両サイクルにおいて導通し得るように、アノード
及びカソードが前記ダイオード回路の整流出力側
に接続されており、 前記非直線性誘電体素子は、前記サイリスタの
正または負の何れか一方のサイクルの導通時に、
前記サイリスタに対して直列となるように、前記
ダイオード回路の一辺に挿入接続されており、 前記ゲート回路は、第１のゲート駆動回路と、
二端子型の半導体スイツチと、第２のゲート駆動
回路とを含み、 前記第１のゲート駆動回路は、正サイクル時に
前記交流入力電圧を分圧する一方向性の分圧回路
を構成しており、 前記半導体スイツチは、前記第１のゲート駆動
回路の分圧電圧が所定値になつたときに導通する
ように、その分圧出力端と前記サイリスタのゲー
トとの間に接続されており、 前記第２のゲート駆動回路は、負サイクル時に
前記交流入力電圧を分圧する回路であつて、前記
交流ラインから前記サイリスタのゲートに接続さ
れた抵抗と、前記ゲート及び前記カソードの間に
接続された抵抗とによつて構成されていることを
特徴とする。
入力端子と、放電灯と、誘導性安定器と、半導体
スイツチ回路とを含む放電灯点灯回路であつて、 前記放電灯は、放電電極を兼ねる一対の予熱フ
イラメントを有していて、前記予熱フイラメント
が前記交流電源入力端子に導かれる交流ラインに
直列に入るように、前記交流ラインに接続されて
おり、 前記誘導性安定器は、前記予熱フイラメントと
直列に接続されており、 前記半導体スイツチ回路は、ダイオード回路
と、サイリスタと、ゲート回路と、非直線性誘電
体素子とを含み、 前記ダイオード回路は、前記予熱フイラメント
の後段において前記交流ラインに対して全波整流
回路を構成するように接続された少なくとも４つ
のダイオードを含み、 前記サイリスタは、交流入力電圧の正及び負の
両サイクルにおいて導通し得るように、アノード
及びカソードが前記ダイオード回路の整流出力側
に接続されており、 前記非直線性誘電体素子は、前記サイリスタの
正または負の何れか一方のサイクルの導通時に、
前記サイリスタに対して直列となるように、前記
ダイオード回路の一辺に挿入接続されており、 前記ゲート回路は、第１のゲート駆動回路と、
二端子型の半導体スイツチと、第２のゲート駆動
回路とを含み、 前記第１のゲート駆動回路は、正サイクル時に
前記交流入力電圧を分圧する一方向性の分圧回路
を構成しており、 前記半導体スイツチは、前記第１のゲート駆動
回路の分圧電圧が所定値になつたときに導通する
ように、その分圧出力端と前記サイリスタのゲー
トとの間に接続されており、 前記第２のゲート駆動回路は、負サイクル時に
前記交流入力電圧を分圧する回路であつて、前記
交流ラインから前記サイリスタのゲートに接続さ
れた抵抗と、前記ゲート及び前記カソードの間に
接続された抵抗とによつて構成されていることを
特徴とする。
＜作用＞
サイリスタのゲート回路は第１のゲート駆動回
路と、二端子型の半導体スイツチと、第２のゲー
ト駆動回路とを含み、第１のゲート駆動回路は正
サイクル時に交流入力電圧を分圧する一方向性の
分圧回路によつて構成され、半導体スイツチは第
１のゲート駆動回路の分圧電圧が所定値になつた
ときに導通するように、その分圧出力端とサイリ
スタのゲートとの間に接続され、第２のゲート駆
動回路は負サイクル時に交流入力電圧を分圧する
回路であつて、交流ラインからサイリスタのゲー
トに接続された抵抗と、ゲート及びカソードの間
に接続された抵抗とによつて構成されているか
ら、正サイクルのみならず、負サイクル時にもサ
イリスタを駆動して、所定の点灯動作を行なわせ
ることができる。このため、従つて、ターン．オ
フ．タイムの長いサイリスタを使用する必要がな
くなり、入手の容易なスイツチング速度の速いサ
イリスタを使用して回路を組むことが可能にな
る。
路と、二端子型の半導体スイツチと、第２のゲー
ト駆動回路とを含み、第１のゲート駆動回路は正
サイクル時に交流入力電圧を分圧する一方向性の
分圧回路によつて構成され、半導体スイツチは第
１のゲート駆動回路の分圧電圧が所定値になつた
ときに導通するように、その分圧出力端とサイリ
スタのゲートとの間に接続され、第２のゲート駆
動回路は負サイクル時に交流入力電圧を分圧する
回路であつて、交流ラインからサイリスタのゲー
トに接続された抵抗と、ゲート及びカソードの間
に接続された抵抗とによつて構成されているか
ら、正サイクルのみならず、負サイクル時にもサ
イリスタを駆動して、所定の点灯動作を行なわせ
ることができる。このため、従つて、ターン．オ
フ．タイムの長いサイリスタを使用する必要がな
くなり、入手の容易なスイツチング速度の速いサ
イリスタを使用して回路を組むことが可能にな
る。
そして、交流電源の一半サイクルにおいて交流
電源電圧か所定値以上に上昇したとき、ゲート回
路によりサイリスタを導通させて放電灯の予熱フ
イラメントに予熱電流を流し、他の半サイクルに
おいてゲート回路により前記サイリスタを導通さ
せて非直線性誘電体素子に充電電流を流して飽和
させることにより、誘導性安定器にパルス電圧を
発生させて放電灯を点灯させる。
電源電圧か所定値以上に上昇したとき、ゲート回
路によりサイリスタを導通させて放電灯の予熱フ
イラメントに予熱電流を流し、他の半サイクルに
おいてゲート回路により前記サイリスタを導通さ
せて非直線性誘電体素子に充電電流を流して飽和
させることにより、誘導性安定器にパルス電圧を
発生させて放電灯を点灯させる。
＜実施例＞
第１図は本考案に係る放電灯点灯回路の電気回
路接続図である。図において、第４図と同一の参
照符号は同一性ある構成部分を示している。従来
と異なる特徴は、交流電源ラインロからサイリス
タSCRのゲートに、抵抗Rfを接続すると共に、
サイリスタSCRのゲート及びカソードの間に抵
抗R3を接続したことである。このRfは、例えば
数百ＫΩの高抵抗である。
路接続図である。図において、第４図と同一の参
照符号は同一性ある構成部分を示している。従来
と異なる特徴は、交流電源ラインロからサイリス
タSCRのゲートに、抵抗Rfを接続すると共に、
サイリスタSCRのゲート及びカソードの間に抵
抗R3を接続したことである。このRfは、例えば
数百ＫΩの高抵抗である。
次に上述の放電灯点灯回路の回路動作について
説明する。
説明する。
まず、正サイクル時には、従来と同様に、ダイ
オードD1，D3，D5及びD6がオン、ダイオード
D2，D4がオフとなり、第２図に示すような等価
回路が得られ、サイリスタSCRのゲートに対し
て、正サイクル時に交流入力電圧を分圧してゲー
トを駆動する第１のゲート駆動回路が形成され
る。即ち、交流入力端子ａ−ｂ間に印加される電
圧V0を、抵抗R2及びコンデンサC1の合成並列イ
ンピーダンスZrcと、抵抗R1とで分圧して得られ
たコンデンサC1の両端電圧Vc1が、半導体スイツ
チＳのブレークオーバ電圧Vbを越え、半導体ス
イツチＳが導通状態となる。そして、半導体スイ
ツチＳ、コンデンサC2及び抵抗R3，Rfの経路で
ゲート電流が流れて、サイリスタSCRが導通す
る。付加された抵抗Rfは、抵抗R3と並列に、サ
イリスタSCRのゲートとカソードとの間に接続
されるが、抵抗R3が1KΩ程度であるのに対し、
抵抗Rfは数百ＫΩ程度であるから、抵抗Rf，R3
の並列回路では、抵抗Rfが実質的に無視され、
抵抗R3による回路とみなすことができる。
オードD1，D3，D5及びD6がオン、ダイオード
D2，D4がオフとなり、第２図に示すような等価
回路が得られ、サイリスタSCRのゲートに対し
て、正サイクル時に交流入力電圧を分圧してゲー
トを駆動する第１のゲート駆動回路が形成され
る。即ち、交流入力端子ａ−ｂ間に印加される電
圧V0を、抵抗R2及びコンデンサC1の合成並列イ
ンピーダンスZrcと、抵抗R1とで分圧して得られ
たコンデンサC1の両端電圧Vc1が、半導体スイツ
チＳのブレークオーバ電圧Vbを越え、半導体ス
イツチＳが導通状態となる。そして、半導体スイ
ツチＳ、コンデンサC2及び抵抗R3，Rfの経路で
ゲート電流が流れて、サイリスタSCRが導通す
る。付加された抵抗Rfは、抵抗R3と並列に、サ
イリスタSCRのゲートとカソードとの間に接続
されるが、抵抗R3が1KΩ程度であるのに対し、
抵抗Rfは数百ＫΩ程度であるから、抵抗Rf，R3
の並列回路では、抵抗Rfが実質的に無視され、
抵抗R3による回路とみなすことができる。
次に負サイクル時にはダイオードD1，D3，D5
及びD6がオフになり、ダイオードD2及びD4がオ
ンとなるので、第３図に示すような等価回路図が
得られる。この第３図の等価回路から明らかなよ
うに、負サイクル時には、交流電源ラインイ−ロ
間に加わる電圧V0を抵抗R3と抵抗Rfとで分圧し、
抵抗R3の端子電圧をサイリスタSCRのゲートと
カソードとの間に印加して、ゲートを駆動する第
２のゲート駆動回路が形成される。このように、
本考案に係る放電灯点灯回路は、負サイクル時に
も、正サイクル時と同様に、サイリスタSCRの
ゲートを駆動して導通させることできるから、タ
ーン．オフ．タイムの長い特殊なサイリスタを使
用する必要がなく、入手の容易なスイツチング速
度の速いサイリスタを使用して回路を組むことが
可能になる。
及びD6がオフになり、ダイオードD2及びD4がオ
ンとなるので、第３図に示すような等価回路図が
得られる。この第３図の等価回路から明らかなよ
うに、負サイクル時には、交流電源ラインイ−ロ
間に加わる電圧V0を抵抗R3と抵抗Rfとで分圧し、
抵抗R3の端子電圧をサイリスタSCRのゲートと
カソードとの間に印加して、ゲートを駆動する第
２のゲート駆動回路が形成される。このように、
本考案に係る放電灯点灯回路は、負サイクル時に
も、正サイクル時と同様に、サイリスタSCRの
ゲートを駆動して導通させることできるから、タ
ーン．オフ．タイムの長い特殊なサイリスタを使
用する必要がなく、入手の容易なスイツチング速
度の速いサイリスタを使用して回路を組むことが
可能になる。
また、負サイクル時には、抵抗R3の端子電圧
が低く半導体スイツチＳが導通しない。従つて、
コンデンサC2に対する電荷蓄積は正サイクル時
のみであり、負サイクルでは電荷蓄積は行われな
いから、コンデンサC2は従来と同じ容量でよい。
負サイクル時には、半導体スイツチＳが導通しな
いから、第３図の等価回路は、コンデンサC1，
C2、半導体スイツチＳ及び抵抗R7，R2を除いた
回路と実質的に等価である。
が低く半導体スイツチＳが導通しない。従つて、
コンデンサC2に対する電荷蓄積は正サイクル時
のみであり、負サイクルでは電荷蓄積は行われな
いから、コンデンサC2は従来と同じ容量でよい。
負サイクル時には、半導体スイツチＳが導通しな
いから、第３図の等価回路は、コンデンサC1，
C2、半導体スイツチＳ及び抵抗R7，R2を除いた
回路と実質的に等価である。
＜考案の効果＞
以上述べたように、本考案は、スタータを構成
する半導体スイツチ回路のサイリスタを駆動する
ゲート回路は第１のゲート駆動回路と、二端子型
の半導体スイツチと、第２のゲート駆動回路とを
含み、第１のゲート駆動回路は正サイクル時に前
記交流入力電圧を分圧する一方向性の分圧回路を
構成しており、半導体スイツチは第１のゲート駆
動回路の分圧電圧が所定値になつたときに導通す
るように、その分圧出力端とサイリスタのゲート
との間に接続されており、第２のゲート駆動回路
は負サイクル時に交流入力電圧を分圧する回路で
あつて、交流ラインからサイリスタのゲートに接
続された抵抗と、ゲート及びカソードの間に接続
された抵抗とによつて構成されているから、スイ
ツチング速度の速いサイリスタを使用して回路を
組んだ場合でも、正及び負のサイクルにおいてサ
イリスタを確実に駆動して予熱電流を流すと共
に、パルス電圧を発生させて放電灯を点灯でき、
回路実現が容易で、コストの安価な放電灯点灯回
路を提供できる。
する半導体スイツチ回路のサイリスタを駆動する
ゲート回路は第１のゲート駆動回路と、二端子型
の半導体スイツチと、第２のゲート駆動回路とを
含み、第１のゲート駆動回路は正サイクル時に前
記交流入力電圧を分圧する一方向性の分圧回路を
構成しており、半導体スイツチは第１のゲート駆
動回路の分圧電圧が所定値になつたときに導通す
るように、その分圧出力端とサイリスタのゲート
との間に接続されており、第２のゲート駆動回路
は負サイクル時に交流入力電圧を分圧する回路で
あつて、交流ラインからサイリスタのゲートに接
続された抵抗と、ゲート及びカソードの間に接続
された抵抗とによつて構成されているから、スイ
ツチング速度の速いサイリスタを使用して回路を
組んだ場合でも、正及び負のサイクルにおいてサ
イリスタを確実に駆動して予熱電流を流すと共
に、パルス電圧を発生させて放電灯を点灯でき、
回路実現が容易で、コストの安価な放電灯点灯回
路を提供できる。
第１図は本考案に係る放電灯点灯回路の電気回
路図、第２図は同じく正サイクルにおける電気的
等価回路図、第３図は同じく負サイクルにおける
電気的等価回路図、第４図は従来の放電灯点灯回
路の電気回路図、第５図は同じく正サイクル時の
電気的等価回路図、第６図は同じく負サイクル時
の電気的等価回路図、第７図は非直線性誘電体素
子の印加電圧−蓄積電荷量のヒステリシス特性を
示す図である。 １……放電灯、２……誘導性安定器、４……半
導体スイツチ回路、SCR……サイリスタ、NL…
…非直線性誘電体素子、Rf、R1〜R7……抵抗、
C1〜C3……コンデンサ、D1〜D6……ダイオード。
路図、第２図は同じく正サイクルにおける電気的
等価回路図、第３図は同じく負サイクルにおける
電気的等価回路図、第４図は従来の放電灯点灯回
路の電気回路図、第５図は同じく正サイクル時の
電気的等価回路図、第６図は同じく負サイクル時
の電気的等価回路図、第７図は非直線性誘電体素
子の印加電圧−蓄積電荷量のヒステリシス特性を
示す図である。 １……放電灯、２……誘導性安定器、４……半
導体スイツチ回路、SCR……サイリスタ、NL…
…非直線性誘電体素子、Rf、R1〜R7……抵抗、
C1〜C3……コンデンサ、D1〜D6……ダイオード。
Claims (1)
- 【実用新案登録請求の範囲】 交流電源入力端子と、放電灯と、誘導性安定器
と、半導体スイツチ回路とを含む放電灯点灯回路
であつて、 前記放電灯は、放電電極を兼ねる一対の予熱フ
イラメントを有していて、前記予熱フイラメント
が前記交流電源入力端子に導かれる交流ラインに
直列に入るように、前記交流ラインに接続されて
おり、 前記誘導性安定器は、前記予熱フイラメントと
直列に接続されており、 前記半導体スイツチ回路は、ダイオード回路
と、サイリスタと、ゲート回路と、非直線性誘電
体素子とを含み、 前記ダイオード回路は、前記予熱フイラメント
の後段において前記交流ラインに対して全波整流
回路を構成するように接続された少なくとも４つ
のダイオードみ、 前記サイリスタは、交流入力電圧の正及び負の
両サイクルにおいて導通し得るように、アノード
及びカソードが前記ダイオード回路の整流出力側
に接続されており、 前記非直線性誘電体素子は、前記サイリスタの
正または負の何れか一方のサイクルの導通時に、
前記サイリスタに対して直列となるように、前記
ダイオード回路の一辺に挿入接続されており、 前記ゲート回路は、第１のゲート駆動回路と、
二端子型の半導体スイツチと、第２のゲート駆動
回路とを含み、 前記第１のゲート駆動回路は、正サイクル時に
前記交流入力電圧を分圧する一方向性の分圧回路
を構成しており、 前記半導体スイツチは、前記第１のゲート駆動
回路の分圧電圧が所定値になつたときに導通する
ように、その分圧出力端と前記サイリスタのゲー
トとの間に接続されており、 前記第２のゲート駆動回路は、負サイクル時に
前記交流入力電圧を分圧する回路であつて、前記
交流ラインから前記サイリスタのゲートに接続さ
れた抵抗と、前記ゲート及び前記カソードの間に
接続された抵抗とによつて構成されていること を特徴とする放電灯点灯回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984178516U JPH0336079Y2 (ja) | 1984-11-22 | 1984-11-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984178516U JPH0336079Y2 (ja) | 1984-11-22 | 1984-11-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6193033U JPS6193033U (ja) | 1986-06-16 |
| JPH0336079Y2 true JPH0336079Y2 (ja) | 1991-07-31 |
Family
ID=30736080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984178516U Expired JPH0336079Y2 (ja) | 1984-11-22 | 1984-11-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0336079Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142134B2 (ja) * | 1978-03-02 | 1986-09-19 | Stabilus Gmbh |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142134U (ja) * | 1984-08-23 | 1986-03-18 | ティーディーケイ株式会社 | 放電灯点灯回路 |
-
1984
- 1984-11-22 JP JP1984178516U patent/JPH0336079Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142134B2 (ja) * | 1978-03-02 | 1986-09-19 | Stabilus Gmbh |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6193033U (ja) | 1986-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02195697A (ja) | 低圧放電ランプを高い周波数で作動するための回路装置 | |
| EP0048137B1 (en) | Discharge tube firing circuit | |
| JPS6233717B2 (ja) | ||
| US4500812A (en) | Electronic ballast circuit | |
| JPS6337956B2 (ja) | ||
| JPH0336079Y2 (ja) | ||
| JPH0336080Y2 (ja) | ||
| JPH0336078Y2 (ja) | ||
| JPH0336077Y2 (ja) | ||
| CA1115340A (en) | Pulse circuit for gaseous discharge lamps | |
| JPS5917117Y2 (ja) | 放電灯点灯装置 | |
| JPH0336076Y2 (ja) | ||
| JPH0336962A (ja) | 直流電源装置及びその直流電源装置を使用した放電灯点灯装置 | |
| JPH031919Y2 (ja) | ||
| SU1455380A1 (ru) | Устройство дл импульсного регулировани частоты вращени электродвигател и рекуперативного торможени | |
| JP2562817B2 (ja) | 放電灯点灯装置 | |
| JP2830310B2 (ja) | 蛍光ランプ点灯装置 | |
| JPH017999Y2 (ja) | ||
| JPH0713430Y2 (ja) | 交流電力の位相制御回路 | |
| JPH018000Y2 (ja) | ||
| JPH019359Y2 (ja) | ||
| JPS6326958Y2 (ja) | ||
| JPS6021658Y2 (ja) | 複数火花点火装置 | |
| JPS6247200Y2 (ja) | ||
| JPS5973892A (ja) | けい光灯点灯装置 |