JPH0336080Y2 - - Google Patents

Description

【考案の詳細な説明】 ＜産業上の利用分野＞ 本考案は、蛍光灯等の放電灯を点灯させる放電
灯点灯回路に関する。

＜従来の技術＞ 半導体スイツチ回路によるスタータを用いた放
電灯点灯回路としては従来より種々の方式のもの
が提案されているが、その中の一つに、非直線性
誘電体素子とサイリスタとを組合せた半導体スイ
ツチ回路を用いた放電灯点灯回路がある。第４図
はその従来例を示し、１は蛍光灯等の放電灯、２
は誘導性安定器、３は雑音防止コンデンサ、４は
半導体スイツチ回路、Ｕ，Ｖは交流電源入力端
子、ａ及びｂは半導体スイツチ回路４の交流入力
端子である。

放電灯１は、放電電極を兼ねる一対の予熱フイ
ラメント１０１，１０２を有していて、予熱フイ
ラメント１０１，１０２が交流電源入力端子Ｕ，
Ｖに導かれる交流ラインイ，ロに直列に入るよう
に、交流ラインイ，ロに接続されている。誘導性
安定器２は、予熱フイラメント１０１，１０２と
直列に接続されている。

半導体スイツチ回路４は、ダイオード回路と、
サイリスタSCRと、ゲート回路と、非直線性誘
電体素子NLを含んでいる。

ダイオード回路は、予熱フイラメント１０１，
１０２の後段において、交流ラインイ，ロに対し
て全波整流回路を構成するように接続されたダイ
オードD₁，D₂，D₄，D₅及びD₆を含んでいる。

サイリスタSCRは、交流入力電圧の正及び負
の両サイクルにおいて導通し得るように、アノー
ド及びカソードがダイオード回路の整流出力側に
接続されている。サイリスタSCRは、交流電源
入力端子Ｕ側が正極性となつたとき、ダイオード
D₁，D₅，D₆を通して電源ラインイ，ロに接続さ
れ、交流電源入力端子Ｕ側が負極性になつたと
き、ダイオードD₂，D₄を通して電源ラインイ，
ロに接続される。サイリスタSCRのカソードと
アノードとの間には抵抗R₄が接続されている。

サイリスタSCRのゲート駆動回路は、電源ラ
インイに対してダイオードD₃及び抵抗R₁の直列
回路を接続すると共に、抵抗R₁の一端とサイリ
スタSCRのカソードとの間にコンデンサC₁と抵
抗R₂との並列回路を接続し、抵抗R₁の一端を抵
抗R₇及びダイアツク、SBS等の二端子型の半導
体スイツチＳの並列回路と、コンデンサC₂との
直列回路を通してサイリスタSCRのゲートに接
続し、ゲートとカソードとの間には抵抗R₃を接
続した回路構成となつている。

非直線性誘電体素子NLはその一端を電源ライ
ンロに接続すると共に、他端側を、抵抗R₆及び
抵抗R₅とツエナーダイオードZDとの直列回路に
対してダイオードD₄を並列に接続した回路を通
してサイリスタSCRのアノードに接続してある。
また、非直線性誘電体素子NLの他端と電源ライ
ンイとの間にはコンデンサC₃を接続してある。

上記の構成において、交流電源入力端子Ｕ−Ｖ
間に印加される交流電圧Euvが、端子Ｕ側を正と
する正サイクルには、ダイオードD₁，D₃，D₅及
びD₆がオン、ダイオードD₂，D₄がオフとなり、
第５図に示すような等価回路となる。この等価回
路図において、交流入力端子ａ−ｂ間に印加され
る電圧をV₀、コンデンサC₁の両端電圧をVc₁、コ
ンデンサC₂の両端電圧をVc₂、半導体スイツチＳ
のブレークオーバ電圧をVb、抵抗R₂とコンデン
サC₁の並列合成インピーダンスをZrcとすると、
サイリスタSCRを導通させるための条件は次の
ようになる。

Vc₁＞Vb＋Vc₂ ……(1) V₀＞｛（R₁＋Zrc）／Zrc｝（Vb＋Vc₂）……(2) 半導体スイツチＳが導通するまでは、コンデン
サC₂の両端電圧Vc₂は略零であり、交流入力端子
ａ−ｂ間に印加される電圧V₀を、抵抗R₂及びコ
ンデンサC₁の合成並列インピーダンスZrcと、抵
抗R₁とで分圧したコンデンサC₁の両端電圧Vc₁
が、半導体スイツチＳのブレークオーバ電圧Vb
を越えると、半導体スイツチＳが導通状態とな
る。そして、半導体スイツチＳ、コンデンサC₂
及び抵抗R₃の経路でゲート電流が流れて、サイ
リスタSCRが導通する。

半導体スイツチＳの導通によりコンデンサC₂
に電荷が蓄積されてゆき、その両端電圧Vc₂が次
第に高くなつてゆく。このことを、上記式(2)で考
えると、サイリスタSCRを駆動するに当つて、
交流入力端子ａ、ｂに印加する電圧V₀を次第に
大きくする必要があることを意味する。

上述のようにして、サイリスタSCRが導通す
ると、放電灯１のフイラメント１０１→サイリス
タSCR→フイラメント１０２のループで予熱電
流isが流れ、放電灯１のフイラメント１０１，１
０２が予熱される。この予熱電流isは誘導性安定
器２のインダクタンスにより、電源電圧Euvに対
して約90゜（電気角）の位相遅れを生じる。

次に、交流電源入力端子Ｕを負とする負サイク
ルでは、ダイオードD₁，D₃，D₅及びD₆がオフに
なり、ダイオードD₂及びD₄がオンになるので、
第６図に示すような等価回路が得られる。ここ
で、予熱電流isは電源電圧Euvに対して約90゜の位
相遅れを生じるので、予熱電流isがサイリスタ
SCRの保持電流以下となる位相では、電源電圧
Euvは既に負サイクルに入つており、負のピーク
値にある。このため、予熱電流isが保持電流以下
になつたためにオフしようとしていたサイリスタ
SCRが、直接印加される負サイクルのピーク電
圧により再び導通状態になり、サイリスタSCR
及び抵抗R₆を通して非直線性誘電体素子NLに電
圧が印加される。非直線性誘電体素子NLは、印
加電圧Ｖと蓄積電荷Ｑとの関係が第７図に示すよ
うな可飽和特性を有し、飽和電圧Esに達するま
では充電電流を流すが、飽和電圧Es以上になる
と殆ど充電電流を流さない。このため、急激な電
流の変化を生じ、電流の時間的な変化の割合い
（−di／dt）と誘導性安定器２のインダクタンス
Ｌとに依存したパルス電圧が発生し、このパルス
電圧が放電灯１の両端に印加される。そして、フ
イラメント１０１，１０２が充分に予熱されてい
れば、放電灯１がパルス電圧によつて点灯する。

＜考案が解決しようとする課題＞ ところが、この従来の放電灯点灯回路は、第６
図の等価回路から明らかなように、負サイクルで
はサイリスタSCRのゲート駆動回路に対して電
源ラインイまたはロから電力を供給する回路が形
成されていない。即ち、負サイクル時にはサイリ
スタSCRのゲートを駆動する回路が存在しない
のである。これは、従来の放電灯点灯回路が、タ
ーン．オフ．タイムの長いサイリスタSCRを使
用し、正サイクルでのゲート駆動により生じた導
通状態を、オフさせることなく、負サイクルまで
保存する回路方式を採用しているためである。こ
のため、従来の放電灯点灯回路では、ターン．オ
フ．タイムの長い特殊なサイリスタSCRを使用
しなければならず、コスト高になると言う問題点
あつた。

しかも、近年、サイリスタの製造方法がグラベ
ーシヨン型からプレーナ型へ変化し、スイツチン
グ速度が速くなつてきており、ターン．オフ．タ
イムの長い特殊なサイリスタの入手が困難になつ
ており、回路の実現が困難になつている。

そこで、本考案の課題は、上述する従来の問題
点を解決し、スイツチング速度の速いサイリスタ
を使用して回路を組んだ場合でも、正及び負のサ
イクルにおいてサイリスタを駆動して予熱電流を
流すと共にパルス電圧を発生させて放電灯を点灯
でき、回路実現が容易で、コストの安価な放電灯
点灯回路を提供することである。

＜課題を解決するための手段＞ 上述した課題解決のため、交流電源入力端子
と、放電灯と、誘導性安定器と、半導体スイツチ
回路とを含む放電灯点灯回路であつて、 前記放電灯は、放電電極を兼ねる一対の予熱フ
イラメントを有していて、前記予熱フイラメント
が前記交流電源入力端子に導かれる交流ラインに
直列に入るように、前記交流ラインに接続されて
おり、 前記誘導性安定器は、前記予熱フイラメントと
直列に接続されており、 前記半導体スイツチ回路は、ダイオード回路
と、サイリスタと、ゲート回路と、非直線性誘電
体素子とを含み、 前記ダイオード回路は、前記予熱フイラメント
の後段において前記交流ラインに対して全波整流
回路を構成するように接続された少なくとも４つ
のダイオードを含み、 前記サイリスタは、交流入力電圧の正及び負の
両サイクルにおいて導通し得るように、アノード
及びカソードが前記ダイオード回路の整流出力側
に接続されており、 前記非直線性誘電体素子は、前記サイリスタの
正または負の何れか一方のサイクルの導通時に、
前記サイリスタに対して直列となるように、前記
ダイオード回路の一辺に挿入接続されており、 前記ゲート回路は、第１のゲート駆動回路と、
二端子型の半導体スイツチと、第２のゲート駆動
回路とを含み、 前記第１のゲート駆動回路は、正サイクル時に
前記交流入力電圧を分圧する一方向性の分圧回路
を構成しており、 前記半導体スイツチは、前記第１のゲート駆動
回路の分圧電圧が所定値になつたときに導通する
ように、その分圧出力端と前記ゲートとの間に接
続されており、 前記第２のゲート駆動回路は、負サイクル時に
前記交流入力電圧を分圧する回路であつて、前記
交流ラインから前記サイリスタのゲートに接続さ
れた抵抗及びコンデンサの直列接続回路と、前記
サイリスタの前記ゲート及び前記カソードの間に
接続された抵抗とによつて構成されていることを
特徴とする。

＜作用＞ サイリスタのゲート回路は、第１のゲート駆動
回路と、第２のゲート駆動回路とを含み、第１の
ゲート駆動回路は正サイクル時に交流入力電圧を
分圧して前記サイリスタのゲートを駆動し、第２
のゲート駆動回路は交流ラインからサイリスタの
ゲートに接続された抵抗及びコンデンサの直列接
続回路によつて構成され負サイクル時にサイリス
タのゲートを駆動する。従つて、正サイクルのみ
ならず、負サイクル時にも、抵抗及びコンデンサ
の直列回路の周波数特性を利用して、サイリスタ
を駆動することができる。このため、ターン．オ
フ．タイムの長いサイリスタを使用する必要がな
くなり、入手の容易なスイツチング速度の速いサ
イリスタを使用して回路を組むことが可能にな
る。

そして、交流電源の一半サイクルにおいて交流
電源電圧が所定値以上に上昇したとき、ゲート回
路によりサイリスタを導通させて放電灯の予熱フ
イラメントに予熱電流を流し、他の半サイクルに
おいてゲート回路により前記サイリスタを導通さ
せて非直線性誘電体素子に充電電流を流して飽和
させることにより、誘導性安定器にパルス電圧を
発生させて放電灯を点灯させる。

＜実施例＞ 第１図は本考案に係る放電灯点灯回路の電気回
路接続図である。図において、第４図と同一の参
照符号は同一性ある構成部分を示している。従来
と異なる特徴は、交流ラインロからサイリスタ
SCRのゲートに、抵抗RfとコンデンサCfとの直
列回路を接続すると共に、サイリスタSCRのゲ
ート及びカソードの間に抵抗R₃を接続し、負サ
イクル時にサイリスタSCRのゲートを駆動する
第２のゲート駆動回路としたことである。

次に上述の放電灯点灯回路の回路動作について
説明する。

まず、正サイクル時には、従来と同様に、ダイ
オードD₁，D₃，D₅及びD₆がオン、ダイオード
D₂，D₄がオフとなり、第２図に示すような等価
回路が得られ、サイリスタSCRのゲートに対し
て、正サイクル時に交流入力電圧を分圧してゲー
トを駆動する第１のゲート駆動回路が形成され
る。即ち、交流入力端子ａ−ｂ間に印加される電
圧V₀を、抵抗R₂及びコンデンサC₁の合成並列イ
ンピーダンスZrcと、抵抗R₁とで分圧して得られ
たコンデンサC₁の両端電圧Vc₁が、半導体スイツ
チＳのブレークオーバ電圧Vbを越え、半導体ス
イツチＳが導通状態となる。そして、半導体スイ
ツチＳ、コンデンサC₂及び抵抗R₃、Rfの経路で
ゲート電流が流れて、サイリスタSCRが導通し、
予熱電流isが流れる。サイリスタSCRのゲートと
カソードとの間に、抵抗R₃に対して抵抗Rf及び
コンデンサCfの直列回路が並列に接続されるが、
抵抗R₃の値が1KΩ程度であるのに対し、抵抗Rf
の値が数十ＫΩ程度と著しく大きいため、実質的
に抵抗R₃だけの回路と見ることができる。

次に負サイクル時にはダイオードD₁，D₃，D₅
及びD₆がオフになり、ダイオードD₂及びD₄がオ
ンとなるので、第３図に示すような等価回路図が
得られる。この第３図の等価回路から明らかなよ
うに、負サイクル時には、交流ラインイ−ロ間に
加わる電圧V₀を抵抗R₃と、抵抗Rf及びコンデン
サCfの合成インピーダンスＺとで分圧し、抵抗
R₃の端子電圧をサイリスタSCRのゲートとカソ
ードとの間に印加する第２のゲート駆動回路が形
成される。本考案においては、抵抗Rf及びコン
デンサCfの合成インピーダンスＺ、 Ｚ＝√²＋１（2.）² の周波数特性を利用して、負サイクルにサイリス
タSCRのゲートを駆動する。以下にその作用を
説明する。

まず、正サイクル時にサイリスタSCRの導通
により流れる予熱電流isは、誘導性安定器２のイ
ンダクタンス分により電源電圧Euvに対して約
90゜の位相遅れを生じる。このため、予熱電流is
がサイリスタSCRの保持電流以下となり、サイ
リスタSCRがオフになると、サイリスタSCRに
対して負サイクルの電圧がステツプ状に印加され
る。このステツプ状電圧は、商用周波数たる電源
電圧Euvより高い高周波数成分を有する。

一方、抵抗Rf及びコンデンサCfの直列回路の
合成インピーダンスＺ、 Ｚ＝√²＋１（2.）² は、周波数が高くなる程、コンデンサCfのイン
ピーダンス分＝１／（2πf.Cf）²が小さくなり、抵
抗Rfが支配的となる。このため、上述のステツ
プ状電圧が印加された場合、その高周波数成分に
より、合成インピーダンスＺは、 Ｚ≒Rf に低下する。この合成インピーンスＺ＝Rfとの
分圧による抵抗R₃の端子電圧によつて、サイリ
スタSCRのゲートが駆動され、サイリスタSCR
が導通する。そして、サイリスタSCRの導通に
より、非直線性誘電体素子NLに電圧が印加さ
れ、印加電圧が飽和電圧Esを越えると非直線性
誘電体素子NLの非直線性により、急激な電流の
変化を生じ、電流の時間的な変化の割合い（−
di／dt）と誘導性安定器２のインダクタンスＬと
に依存したパルス電圧が発生し、このパルス電圧
が放電灯の両端に印加され、フイラメント１０
１，１０２が充分に予熱されていれば、放電灯１
が点灯する。

一方、放電灯１の点灯時は、正サイクルにおい
ても、負サイクルにおいても、電源電圧は商用周
波数となり、コンデンサCfのインピーダンス分
＝１／（2πf.Cf）²が大きくなり、合成インピーダ
ンスＺは、 Ｚ＝√²＋１（2.）² ≒Rf＋（数十ＫΩ） となり、サイリスタSCRのゲートが駆動される
ことがない。従つて、予熱電流が流れることがな
いしパルスが発生することがない。

上述のように、本考案に係る放電灯点灯回路
は、抵抗Rf及びコンデンサCfの周波数特性を利
用して、負サイクル時にも、正サイクル時と同様
に、サイリスタSCRのゲートを駆動して導通さ
せることができるから、ターン．オフ．タイムの
長い特殊なサイリスタを使用する必要がなく、入
手の容易なスイツチング速度の速いサイリスタを
使用して回路を組むことが可能になる。

また、負サイクル時には、抵抗R₃の端子電圧
が低く半導体スイツチＳが導通しない。従つて、
コンデンサC₂に対する電荷蓄積は正サイクル時
のみであり、負サイクルでは電荷蓄積は行われな
いから、コンデンサC₂は従来と同じ容量でよい。
負サイクル時には半導体スイツチＳが導通しない
から、第３図の等価回路は、コンデンサC₁，C₂、
半導体スイツチＳ及び抵抗R₇，R₂を除いた回路
と実質的に等価である。

＜考案の効果＞ 以上述べたように、本考案に係る放電灯点灯回
路は、半導体スイツチ回路を構成するサイリスタ
のゲート回路が第１のゲート駆動回路と二端子型
の半導体スイツチと、第２のゲート駆動回路とを
含み、第１のゲート駆動回路は正サイクル時に交
流入力電圧を分圧する一方向性の分圧回路を構成
しており、半導体スイツチは第１のゲート駆動回
路の分圧電圧が所定値になつたてきに導通するよ
うに、その分圧出力端とゲートとの間に接続され
ており、第２のゲート駆動回路は、負サイクル時
に交流入力電圧を分圧する回路であつて、交流ラ
インからサイリスタのゲートに接続された抵抗及
びコンデンサの直列接続回路と、サイリスタのゲ
ート及びカソードの間に接続された抵抗とによつ
て構成されているから、スイツチング速度の速い
サイリスタを使用して回路を組んだ場合でも、正
及び負のサイクルにおいてサイリスタを駆動して
予熱電流を流すと共にパルス電圧を発生させて放
電灯を点灯でき、回路実現が容易で、コストの安
価な放電灯点灯回路を提供できる。

【図面の簡単な説明】

第１図は本考案に係る放電灯点灯回路の電気回
路図、第２図は同じく正サイクルにおける電気的
等価回路図、第３図は同じく負サイクルにおける
電気的等価回路図、第４図は従来の放電灯点灯回
路の電気回路図、第５図は同じく正サイクル時の
電気的等価回路図、第６図は同じく負サイクル時
の電気的等価回路図、第７図は非直線性誘電体素
子の印加電圧−蓄積電荷量のヒステリシス特性を
示す図である。 １……放電灯、２……誘導性安定器、４……半
導体スイツチ回路、SCR……サイリスタ、NL…
…非直線性誘電体素子、Rf、R₁〜R₇……抵抗、
Cf、C₁〜C₃……コンデンサ、D₁〜D₆……ダイオ
ード。

Claims (1)

1. 【実用新案登録請求の範囲】 交流電源入力端子と、放電灯と、誘導性安定器
   と、半導体スイツチ回路とを含む放電灯点灯回路
   であつて、 前記放電灯は、放電電極を兼ねる一対の予熱フ
   イラメントを有していて、前記予熱フイラメント
   が前記交流電源入力端子に導かれる交流ラインに
   直列に入るように、前記交流ラインに接続されて
   おり、 前記誘導性安定器は、前記予熱フイラメントと
   直列に接続されており、 前記半導体スイツチ回路は、ダイオード回路
   と、サイリスタと、ゲート回路と、非直線性誘電
   体素子とを含み、 前記ダイオード回路は、前記予熱フイラメント
   の後段において前記交流ラインに対して全波整流
   回路を構成するように接続された少なくとも４つ
   のダイオードを含み、 前記サイリスタは、交流入力電圧の正及び負の
   両サイクルにおいて導通し得るように、アノード
   及びカソードが前記ダイオード回路の整流出力側
   に接続されており、 前記非直線性誘電体素子は、前記サイリスタの
   正または負の何れか一方のサイクルの導通時に、
   前記サイリスタに対して直列となるように、前記
   ダイオード回路の一辺に挿入接続されており、 前記ゲート回路は、第１のゲート駆動回路と、
   二端子型の半導体スイツチと、第２のゲート駆動
   回路とを含み、 前記第１のゲート駆動回路は、正サイクル時に
   前記交流入力電圧を分圧する一方向性の分圧回路
   を構成しており、 前記半導体スイツチは、前記第１のゲート駆動
   回路の分圧電圧が所定値になつたときに導通する
   ように、その分圧出力端と前記ゲートとの間に接
   続されており、 前記第２のゲート駆動回路は、負サイクル時に
   前記交流入力電圧を分圧する回路であつて、前記
   交流ラインから前記サイリスタのゲートに接続さ
   れた抵抗及びコンデンサの直列接続回路と、前記
   サイリスタの前記ゲート及び前記カソードの間に
   接続された抵抗とによつて構成されていること を特徴とする放電灯点灯回路。