JPH031919Y2 - - Google Patents

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、主として、フイラメント予熱を必要
としない冷陰極管、例えばHIDランプ等を点灯
させる放電灯点灯回路を構成するのに好適なパル
ス発生回路に関し、非直線性誘電体素子とサイリ
スタとを備えるパルス発生回路におて、サイリス
タのアノード、カソード間に誘電体素子を接続
し、電源投入の正サイクルにおいて、非直線性誘
電体素子に電荷を蓄積すると共に、サイリスタの
オフ期間に、蓄積された電荷の一部を誘電体素子
に移し、次の負の半サイクルにおいて、電源電圧
が、実質的にサイリスタを導通させるに必要なア
ノード．カソード間電圧値に到達するタイミング
でサイリスタを点弧することにより、パルス発生
位相を一定化し、パルス電圧を一定化できるよう
にしたものである。

〈従来の技術〉 従来より放電灯のスタータとして、非直線性誘
電体素子とサイリスタとの組合せよりなるパルス
発生回路が知られている。第９図はその従来例を
示し１は交流電源、２は誘導性安定器等のインダ
クタ、交流電源１及びインダクタ２に直列に接続
されたパルス発生回路、Ｓは電源スイツチ、ａ及
びｂはパルス発生回路３の交流入力端子である。

パルス発生回路３は、サイリスタSCR、非直
線性誘電体素子NL₁を備える。サイリスタSCR
は、ダイオードD₁〜D₄によるブリツジ回路の
（＋）極と（−）極との間にアノード及びカソー
ドを接続してある。また、サイリスタSCRのゲ
ート回路は、アノード．カソード間に印加される
電圧を分圧する抵抗R₁，R₂の接続点にダイアツ
ク、SBS等のトリガー素子Q₁を接続すると共に、
ゲートとカソードとの間に抵抗R₁を接続してあ
る。C₁はコンデンサである。

非直線性誘電体素子NL₁はその一端を入力端子
ａに接続すると共に、他端側をヒユーズ抵抗R₄
を通してダイオードD₁，D₃に接続してある。

上記の構成において、交流電源１から供給され
る交流電圧Vsが、端子ａ側を正とする正サイク
ルにあるとき、ダイオードD₁及びD₄がオン、ダ
イオードD₃及びD₂がオフとなり、第１０図に示
すような等価回路となる。この等価回路図におい
て、サイリスタSCRのアノードとカソードとの
間に印加される電圧をVak、非直線性誘電体素子
NL₁に印加される電圧をVn₁、ヒユーズ抵抗R₄の
端子電圧をVr₄、インダクタ２の端子電圧をVL
とすると、 Vak＝Vs−Vn₁−Vr₄−VL …(1) となる。ここで、インダクタ２及びヒユーズ抵抗
R₄によるインピーダンスが、非直線性抵抗素子
NL₁のインピーダンスより充分に小さいから、上
記式(1)は次のように近似され。

Vak＝Vs−Vn₁ …(2) 電源スイツチＳを最初に投入した時点では、非
直線性誘電体素子NL₁には電荷は蓄積されていな
いから、そ両端電圧Vn₁は、Vn₁＝０である。ま
た、電源スイツチＳを閉じてからサイリスタ
SCRが導通までの間、抵抗R₁及びR₂を通して非
直線性誘電体素子NL₁に微小電荷が蓄積される
が、それによる両端電圧Vn₁は殆ど無視できる。
従つて、電源スイツチＳを入れてから、最初にサ
イリスタSCRが導通するまでは、 Vak＝Vs …(3) となり、電源電圧VsそのものがサイリスタSCR
のアノードとカソードとの間に印加される。

サイリスタSCRに印加された電源電圧Vs（＝
Vak）は抵抗R₁と抵抗R₂とにより分圧され、抵
抗R₂の両端電圧Vr₂がトリガー素子Q₁のブレーク
電圧Vbを越えると、トリガー素子Q₁が導通し、
抵抗R₃に電流が流れる。その結果、サイリスタ
SCRのゲートが駆動されオン状態になる。

ここで、スイツチＳを投入した後、サイリスタ
SCRが最初に導通した時の電源電圧VsをV₀とす
ると、 Vak＝V₀ …(4) となる。このようにしてサイリスタSCRが導通
すると、非直線性抵抗素子NL₁に充電電流が流れ
て電荷が蓄積される。ところが、非直線性抵抗素
子NL₁は印加電圧がある値に達するまででは電流
を流すが、それ以上の電圧では飽和現象を呈し、
電流を遮断する。このため、時間的に大きな電流
の変化（di／dt）が生じ、導電性安定器等で構成
されるインダクタ２に、そのインダクタンスＬと
電流の時間的変化の割合（di／dt）とに依存した
パルス電圧Vp、 Vp＝−Ｌ（di／dt） …(5) が発生する。

次に、電源電圧Vsが端子ａ側を負とする負サ
イクルに入つた場合には、ダイオードD₃及びD₂
がオン、ダイオードD₁及びD₄がオフになり、第
１１図に示すような等価回路が得られる。この負
サイクルでは、非直線性誘電体素子NL₁には既に
電荷が蓄積されており、両端電圧はVn₁となつて
いる。従つて、サイリスタSCRに印加される電
圧Vakは Vak＝Vs＋Vn₁ …(6) となる。サイリスタSCRの導通に必要な電圧に
は変化がなく、サイリスタSCRはVak＝V₀で導
通する。これを式(6)に代入して整理すると、 Vs＝V₀−Vn₁ …(7) となる。そして、サイリスタSCRの導通により
正サイクル時と同時の回路作用によりパルス電圧
が発生する なお、上記説明では、電源スイツチＳを投入し
た時に正サイクルにあるものとして説明したが、
電源スイツチＳの投入瞬間に、電源電圧Vsが正
負の何れのサイクルにあるかはその時の偶然によ
る。ダイオードD₁〜D₄とサイリスタSCRによる
回路は、電源電圧の極性に対して対称性があるか
ら、電源スイツチＳの投入が正負の何れのサイク
ルであつたとしても同様の回路作用となる。

〈考案が解決しようとする課題〉 上記説明から明らかなように、サイリスタ
SCRは、最初に導通するまでは、式(4)に示され
る如く、電源電圧V₀が必要であつたのが、次の
サイクルでは式(7)に示される如く、非直性誘電体
素子NL₁の両端電圧Vn₁を差引いた分の電源電圧
Vsで導通する。このことを第１２図を参照して
更に詳しく検討する。

まず、電源スイツチＳを投入したt₀時から位相
ψ₁だけ推移した時に電源電圧Vsが電圧値V₀にな
つたとすると、位相ψ₁でサイリスタSCRが導通
し、パルス電圧Vp₁が発生する。

一方、電源電圧Vsが次のサイクルに入ると、
上記式(7)で示されるように、（V₀−Vn₁）になる
位相ψ₂でサイリスタSCRが導通し、パルス電圧
Vp₂を発生する。従つて、電源電圧がV₀に達する
位相ψ₁と、（V₀−Vn₁）に到達する位相ψ₂との間
には、 ψ₁＞ψ₂ の関係が生じる。

また、非直線性誘電体素子NL₁に印加される電
圧が、電圧値V₀から（V₀−Vn₁）に低下するか
ら、パルス電圧Vp₁とVp₂との間には、 Vp₁＞Vp₂ の関係を生じる。このように、従来のものは、電
源スイツチＳの投入サイクルにおいて非直線性誘
電体素子NL₁に蓄積された電荷により、次のサイ
クルでのサイリスタSCRの位相ψ₂が狭まり、パ
ルス電圧Vp₂が低下すると言う問題がある。

そこで、本考案の課題は、上述する従来の問題
点を解決し、パルス発生位相を一定化し、一定の
パルス電圧が得られるようにしたパルス発生回路
を提供することである。

〈課題が解決するための手段〉 上述した課題解決のため、本考案は、交流電源
ラインに対して直列に入るインダクタと、前記交
流電源ラインに対して全波整流回路を構成するよ
うに接続されたダイオードブリツジ回路と、アノ
ード及びカソードが前記ダイオードブリツジ回路
の整流出力端子間に接続されたサイリスタと、ダ
イオードブリツジ回路の前記整流出力端子間に接
続され前記サイリスタのゲートを駆動するゲート
回路と、前記サイリスタの導通時に前記サイリス
タ及びインダクタと直列ループを構成する非直線
性誘電体素子とを有し、前記非直線性誘電体素子
の電荷飽和特性を利用して前記インダクタにパル
ス電圧を発生させ、このパルス電圧を出力として
利用するパルス発生回路であつて、 前記サイリスタの前記アノードと前記カソード
との間に誘電体素子を接続し、 電源投入時の正の半サイクルにおいて、前記サ
イリスタの導通により前記非直線性誘電体素子に
電荷を蓄積すると共に、前記サイリスタのオフ期
間に、前記非直線性誘電体素子に蓄積された電荷
の一部を前記誘電体素子に移し、 前記正の半サイクルに続く負の半サイクルにお
いて、電源電圧が実質的に前記サイリスタを導通
させるに必要なアノード．カソード間電圧に到達
するタイミングで前記サイリスタを再点弧するこ
と を特徴とする。

〈作用〉 電源投入時の正の半サイクルにおいて、サイリ
スタの導通により非直線性誘電体素子に電荷を蓄
積すると共に、サイリスタのオフ期間に、非直線
性誘電体素子に蓄積された電荷の一部を、サイリ
スタのアノード及びカソード間に接続された誘電
体素子に移す。交流駆動において、サイリスタは
電流が保持電流以下になるとオフとなる。

正の半サイクルに続く負の半サイクルにおい
て、反対の電圧が印加されると、正サイクルにお
いて非直線性誘電体素子に蓄積された電荷が放出
されると共に、非直線性誘電体素子がゲート回路
を経て充電される。そして、電源電圧がある値ま
で上昇して行くと、サイリスタが再導通する。こ
の場合のサイリスタの導通条件は、電源電圧がサ
イリスタサイリスタを導通させるのに必要なアノ
ード．カソード間電圧と、非直線性誘電体素子の
充電電圧との和に到達するタイミングである。こ
こで、非直線性誘電体素子の充電電圧は、前サイ
クルにおいて充電された電荷を放出した後、ゲー
ト回路を通して充電されて得られるものであり、
サイリスタを導通させるに必要なアノード．カソ
ード間電圧に比較して充分に小さい。換言すれ
ば、電源電圧が実質的にサイリスタを導通させる
に必要なアノード．カソード間電圧に到達するタ
イミングでサイリスタが点弧する。

従つて、サイリスタの点弧位相及びパルス電圧
が一定化できる。

〈実施例〉 第１図は本考案に係るパルス発生回路の電気回
路接続図である。図において、第９図と同一の参
照符号は同一性ある構成部分を示している。NL₂
はサイリスタSCRのアノードとカソードとの間
に接続された誘電体素子である。誘電体素子NL₂
は、この実施例では、非直線性誘電体素子NL₁と
近似した温度特性を持つ別の非直線性誘電体素子
で構成されている。RhはサイリスタSCRのゲー
ト回路を構成する抵抗R₂に直列に接続された負
特性サーミスタである。

上記の回路においても、電源電圧Vsの正サイ
クル時には、ダイオードD₁及びD₄がオン、ダイ
オードD₃及びD₂がオフとなり、第２図に示すよ
うな等価回路が得られ、また、負サイクル時には
ダイオードD₃及びD₂がオン、ダイオードD₁及び
D₄がオフになり、第３図に示すような等価回路
が得られる。ここで、電源スイツチＳの投入サイ
クル時の回路動作は、当該サイクルが正、負の何
れであつても従来と同様であり、サイリスタ
SCRのアノード．カソード間電圧Vakが電圧V₀
に達したときに、サイリスタSCRが導通し、非
直線性誘電体素子NL₁に対する充電作用及びその
飽和作用によりパルス電圧Vp₁が発生する。

次に、サイリスタSCRがオフした瞬間を考え
ると、非直線性誘電体素子NL₁には電荷が蓄積さ
れているが、誘電体素子NL₂は、サイリスタSCR
のオン時に電荷が放電されてしまうため、電荷は
蓄積されていない。サイリスタSCRがオフした
後、電源電圧Vsが低下して行くと、非直線性誘
電体素子NL₁の両端電圧Vn₁が電源電圧Vsより高
く、誘電体素子NL₂に電荷を与え、その両端に電
圧Vn₂が発生する。この時の充電のバランスは、 Vn₁−V₂＝Vs となる。従つて、電源電圧Vs＝０では、 Vn₁＝Vn₂ であり、非直線性誘電体素子NL₁に蓄積された電
荷の約半分が誘電体素子NL₂に移ることとなる。
この結果、第３図に示すように、電源電圧Vsが
負サイクルに入り、反対の電圧が印加されると、
前サイクルにおいて非直線性誘電体素子NL₁に蓄
積された電荷が放出され、電源電圧Vsにより、
ゲート回路及び非直性誘電体素子NL₂を経て充電
される。このときの非直線性誘電体素子NL₁の充
電電圧をVn₁′とする。

この状態で、電源電圧Vsが上昇して行くと、
サイリスタSCRが再導通する訳であるが、この
場合のサイリスタSCRの導通条件は、 Vak＝Vs−Vn₁′ …(8) となる。ここで、サイリスタSCRを導通させる
のに必要なアノード．カソード間電圧Vakには変
化がなく、Vak＝V₀の時であるから、これを式
(8)に代入して変形すると、 Vs＝V₀＋Vn₁′ …(9) となる。つまり、最初、サイリスタSCRを導通
させるのに必要な電源電圧はV₀であつたが、次
のサイクルではこの電圧V₀より電圧Vn₁′だけ大
きい電源電圧が必要になる。しかし、電圧
Vn₁′は前サイクルに充電された電荷を放出した
後、ゲート回路を通して充電されて得られるもの
であり、V₀に比較して充分に小さい。つまり、
サイリスタSCRは、次のサイクルにおいても、
前サイクル略等しい電源電圧V₀によつて導通す
るようになる。従つて、第４図にも示すように、
サイリスタSCRの点弧位相ψ₁，ψ₂及びパルス電
圧Vp₁，Vp₂に関して、 ψ₁＝ψ₂ …(10) Vp₁＝Vp₂ …(11) の関係が得られることとなる。

実施例の場合、誘電体素子NL₂を、非直線性誘
電体素子NL₁を温度特性の近似したものによつて
構成してあるので、温度が変化しても、式(10)及び
(11)の関係が維持され、温度変動にも拘わらず、一
定の位相で、一定のパルス電圧を発生させること
が可能になる。

ところで、非直線性誘電体素子NL₁の両端電圧
Vn₁′は低い電圧であるが、非直線性誘電体素子
NL₁の温度特性に依存して変化するし、サイリス
タSCRのオン電圧も温度によつて変化する。こ
れらの温度特性に依存してVs＝V₀＋Vn₁′も変化
し式(10)及び(11)の条件が充足できなくなる。そこ
で、この実施例では、サイリスタSCRのゲート
回路を構成する抵抗R₂に負特性サーミスタRhを
直列に接続し、負特性サーミスタRhの温度特性
を利用して、温度変化にも拘わらず、Vs＝V₀＋
Vn₁′を一定に保ち、式(10)及び(11)の条件を満足さ
せるようにしてある。

第５図は第１図に示した本考案に係るパルス発
生回路と第９図に示した従来のパルス発生回路と
についての位相温度特性図である。縦軸の位相
は、半サイクル（π／２）を１とした場合の比率
として表示してある。第６図は同じくパルス発生
電圧の温度特性図、第７図は同じくパルス電圧の
温度特性図である。曲線A₁，A₂及びA₃は本考案
に係るパルス発生回路の特性、曲線B₁，B₂及び
B₃は第９図に示した従来のパルス発生回路の特
性である。

まず、第５図を見ると、従来のパルス発生回路
では、−20℃で約0.4であつた位相が80℃で0.13程
度まで低下しているが、本考案のパルス発生回路
の場合には、上述の温度変動に拘わらず、0.4程
度で略安定している。

次に第６図を見ると、−20℃〜80℃の温度変動
に対して、パルス発生電源電圧が従来例では
125V〜110V迄低下しているが、本考案において
は、110V〜115Vの変動にとどまる。

更に第７図に示すように、従来例では、温度が
高くなるにつれてパルス電圧が著しく低下し、80
℃では約400V程度になつてしまうが、本考案の
場合には、20℃以上の常温範囲で、従来のものよ
り、約140V〜400V程度高いパルス電圧が得られ
ている。

本考案に係るパルス発生回路は主として、フイ
ラメント予熱の不要な放電灯、例えばHIDラン
プ等の冷陰極管の始動回路として好適なもので、
第８図にその応用例を示す。第８図の４は冷陰極
管である。この外にも、インダクタンス素子を有
するパルス発生回路に広く利用できる。

〈考案の効果〉 以上述べたように、本考案に係るパルス発生回
路は、交流電源ラインに対して直列に入るインダ
クタと、交流電源ラインに対して全波整流回路を
構成するように接続されたダイオードブリツジ回
路と、アノード及びカソードがダイオードブリツ
ジ回路の整流出力端子間に接続されたサイリスタ
と、ダイオードブリツジ回路の整流出力端子間に
接続されサイリスタのゲートを駆動するゲート回
路と、サイリスタの導通時にサイリスタ及びイン
ダクタと直列ループを構成する非直線性誘電体素
子とを有し、非直線性誘電体素子の電荷飽和特性
を利用したインダクタにパルス電圧を発生させ、
このパルス電圧を出力として利用するパルス発生
回路であつて、サイリスタのアノードとカソード
との間に誘電体素子を接続し、電源投入時の正の
半サイクルにおいて、サイリスタの導通により非
直線性誘電体素子に電荷を蓄積すると共に、サイ
リスタのオフ期間に、非直線性誘電体素子に蓄積
された電荷の一部を誘電体素子に移し、正の半サ
イクルに続く負の半サイクルにおいて、電源電圧
が実質的にサイリスタを導通させるに必要なアノ
ード．カソード間電圧に到達するタイミングでサ
イリスタを再点弧するようにしたから、パルス発
生位相及びパルス電圧を一定化し得るパルス発生
回路を提供できる。

【図面の簡単な説明】

第１図は本考案に係るパルス発生回路の電気回
路図、第２図は同じく正サイクルにおける電気的
等価回路図、第３図は同じく負サイクルにおける
電気的等価回路図、第４図はパルス電圧波形図、
第５図は本考案に係るパルス発生回路と従来のパ
ルス発生回路の位相温度特性図、第６図は同じく
パルス発生電圧温度特性図、第７図は同じくパル
ス電圧温度特性図、第８図は本考案に係るパルス
発生回路を用いた冷陰極管点灯回路の電気回路
図、第９図は従来のパルス発生回路の電気回路
図、第１０図は同じく正サイクル時の電気的等価
回路図、第１１図は同じく負サイクル時の電気的
等価回路図、第１２図は同じくパルス電圧波形図
である。 １……交流電源、２……誘導性安定器、３……
パルス発生回路、SCR……サイリスタ、NL₁……
非直線性誘電体素子、NL₂……誘電体素子、Rh
……負特性サーサーミスタ。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 交流電源ラインに対して直列に入るインダク
   タと、前記交流電源ラインに対して全波整流回
   路を構成するように接続されたダイオードブリ
   ツジ回路と、アノード及びカソードが前記ダイ
   オードブリツジ回路の整流出力端子間に接続さ
   れたサイリスタと、前記ダイオードブリツジ回
   路の前記整流出力端子間に接続され前記サイリ
   スタのゲートを駆動するゲート回路と、前記サ
   イリスタの導通時に前記サイリスタ及びインダ
   クタと直列ループを構成する非直線性誘電体素
   子とを有し、前記非直線性誘電体素子の電荷飽
   和特性を利用して前記インダクタにパルス電圧
   を発生させ、このパルス電圧を出力として利用
   するパルス発生回路であつて、 前記サイリスタのアノードとカソードとの間
   に誘電体素子を接続し、 電源投入時の正の半サイクルにおいて、前記
   サイリスタの導通により前記非直線性誘電体素
   子に電荷を蓄積すると共に、前記サイリスタの
   オフ期間に、前記非直線性誘電体素子に蓄積さ
   れた電荷の一部を前記誘電体素子に移し、 前記正の半サイクルに続く負の半サイクルに
   おいて、電源電圧が実質的に前記サイリスタを
   導通させるに必要なアノード．カソード間電圧
   に到達するタイミングで前記サイリスタを再点
   弧すること を特徴とするパルス発生回路。 (2) 前記誘電体素子は、温度特性が前記非直線性
   誘電体素子の温度特性と近似していることを特
   徴とする実用新案登録請求の範囲第１項に記載
   のパルス発生回路。 (3) 前記サイリスタのゲート回路に負特性サーミ
   スタを接続したことを特徴とする実用新案登録
   請求の範囲第１項または第２項に記載のパルス
   発生回路。