JPS5813030B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5813030B2 JPS5813030B2 JP7086177A JP7086177A JPS5813030B2 JP S5813030 B2 JPS5813030 B2 JP S5813030B2 JP 7086177 A JP7086177 A JP 7086177A JP 7086177 A JP7086177 A JP 7086177A JP S5813030 B2 JPS5813030 B2 JP S5813030B2
- Authority
- JP
- Japan
- Prior art keywords
- lead wire
- lead
- semiconductor device
- blade
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特にリード線部
分を接続されて連続されて連続的に製造される樹脂封止
型半導体装置を切り離す方法に関する。
分を接続されて連続されて連続的に製造される樹脂封止
型半導体装置を切り離す方法に関する。
樹脂封止型半導体装置は、第１図に示すように金属板を
プレス打抜加工して放熱板１、リード線２とを支枠３と
下桟４とで連結したリードフレームを形成し、該リード
フレームの放熱板１の上に半導体チツプ５をボンデイン
グし、これに配線を行なった後、点線部分を合成樹脂で
覆う。
プレス打抜加工して放熱板１、リード線２とを支枠３と
下桟４とで連結したリードフレームを形成し、該リード
フレームの放熱板１の上に半導体チツプ５をボンデイン
グし、これに配線を行なった後、点線部分を合成樹脂で
覆う。
そして支枠３と下桟４とをプレスで切断して第２図に示
すような個々の半導体装置６に分割する。
すような個々の半導体装置６に分割する。
半導体装置を分割する場合、支枠３の切断は、従来第３
図において斜線で示した断面形状を有する切刃で切断す
る。
図において斜線で示した断面形状を有する切刃で切断す
る。
その切断されたリード線２の形状は第４図ａのようにな
る。
る。
このリード線２の形状は、切刃のずれが全く無く理想的
に切断された状態であり、実際はリード線２の製作精度
、半導体チップのボンデイング、リード線ボンデイング
時のフレームの曲がり、支枠との合せ精度等により切断
ずれが生じる。
に切断された状態であり、実際はリード線２の製作精度
、半導体チップのボンデイング、リード線ボンデイング
時のフレームの曲がり、支枠との合せ精度等により切断
ずれが生じる。
その状態を第４図ｂに示す。
さらに極端にずれた場合を第４図Ｃに示す。このような
切断方法ではカッター切刃の幅はリード線の間隔より狭
く、第４図ａに示したように正確に切断されたときでも
、必ずリード線２の両側に支枠が凸状に残る。
切断方法ではカッター切刃の幅はリード線の間隔より狭
く、第４図ａに示したように正確に切断されたときでも
、必ずリード線２の両側に支枠が凸状に残る。
また切断ずれが生ずればその凸部は片側のみとなるが高
くなり更にずれが大きくなると反対側は凹状にオーバー
カットされることになる。
くなり更にずれが大きくなると反対側は凹状にオーバー
カットされることになる。
この支粋の残部である凹凸は、半導体装置を個個に分割
してばらばらに積み重ねたときこれら半導体装置のリー
ド線が互いにからみ合い、このとき支粋の残部がリード
線に引掛って半導体装置の取扱いが非常に困難であり、
半導体装置のパツケージングの自動化への大きなさまた
げとなっていた。
してばらばらに積み重ねたときこれら半導体装置のリー
ド線が互いにからみ合い、このとき支粋の残部がリード
線に引掛って半導体装置の取扱いが非常に困難であり、
半導体装置のパツケージングの自動化への大きなさまた
げとなっていた。
本発明は上述の如き欠点を改善する新規な発明であり、
その目的はリード線部分を接続されて連続的に製造され
る樹脂封止型半導体装置を切り離した後、それぞれの半
導体装置のリード線が互いにからみ合わないような半導
体装置の切り離し方法を提供することにある。
その目的はリード線部分を接続されて連続的に製造され
る樹脂封止型半導体装置を切り離した後、それぞれの半
導体装置のリード線が互いにからみ合わないような半導
体装置の切り離し方法を提供することにある。
その目的を達成せしめるため、本発明の半導体装置の製
造方法は、半導体装置の電極に接続した外部リードのリ
ード線基部を支枠で接続し該リード線基部に連続して設
けられ該リード線基部の幅よりも狭い幅を有するリード
線の先端を下桟で接続した複数個の半導体装置を切り離
す方法において、相隣る外部リードのリード線基部間隔
よりも大きく、リード線間隔よりも小さい刃幅を有し、
リード線基部を斜め方向に切断するための傾斜部を有す
るカッター切刃により前記支枠を切断することを特徴と
するもので、以下実施例について詳細に説明する。
造方法は、半導体装置の電極に接続した外部リードのリ
ード線基部を支枠で接続し該リード線基部に連続して設
けられ該リード線基部の幅よりも狭い幅を有するリード
線の先端を下桟で接続した複数個の半導体装置を切り離
す方法において、相隣る外部リードのリード線基部間隔
よりも大きく、リード線間隔よりも小さい刃幅を有し、
リード線基部を斜め方向に切断するための傾斜部を有す
るカッター切刃により前記支枠を切断することを特徴と
するもので、以下実施例について詳細に説明する。
第５図は本発明にかかるカッター切刃の一部を切断した
断面図である。
断面図である。
同図において、１１および１４は刃幅Ｗ１を有するカッ
ター切刃、１２，１３および１５は刃幅Ｗ２を有するカ
ッター切刃である。
ター切刃、１２，１３および１５は刃幅Ｗ２を有するカ
ッター切刃である。
上記該カッター切刃の刃幅Ｗ１及びＷ２はそれぞれ相隣
る外部リードのリード線基部間隔よりも大きく、リード
線間隔よりも小さい。
る外部リードのリード線基部間隔よりも大きく、リード
線間隔よりも小さい。
才たカッター切刃１１および１４の四隅は斜め方向にカ
ットされた傾斜部１１／および１４’を設けており、そ
れら傾斜部の先端のカッター切刃の幅は相隣るリード線
基部間の間隔より狭い幅Ｗ３となっている。
ットされた傾斜部１１／および１４’を設けており、そ
れら傾斜部の先端のカッター切刃の幅は相隣るリード線
基部間の間隔より狭い幅Ｗ３となっている。
更にカッター切刃１２，１３および１５の四隅も斜め方
向にカットされた傾斜部１２’，１３’，１５′を設け
ており、それら傾斜部の先端のカッター切刃の幅は同じ
く相隣るリード線基部間の間隔より狭い幅Ｗ４となって
いる。
向にカットされた傾斜部１２’，１３’，１５′を設け
ており、それら傾斜部の先端のカッター切刃の幅は同じ
く相隣るリード線基部間の間隔より狭い幅Ｗ４となって
いる。
なお、この図からは、下桟を切断するためのカッター切
刃の断面の記載を省略してある。
刃の断面の記載を省略してある。
第６図は、合成樹脂封止した半導体装置を先端に取り付
けたリードフレーム上に第５図に示す如きカッター切刃
を当てかった状態を示す正面図である。
けたリードフレーム上に第５図に示す如きカッター切刃
を当てかった状態を示す正面図である。
同図において、２０は樹脂封止された半導体装置、２１
はリードフレームで、半導体装置２０の各電極に対して
電気的に接続した外部Ｊ一ド２２と支枠２３と下桟２４
を有する。
はリードフレームで、半導体装置２０の各電極に対して
電気的に接続した外部Ｊ一ド２２と支枠２３と下桟２４
を有する。
そして外部リード２２のリード線基部２２１は互いに支
枠２３で結合され、外部リード２２のリード２２２の先
端は下桟２４で結合されている。
枠２３で結合され、外部リード２２のリード２２２の先
端は下桟２４で結合されている。
第６図から明きらかなように、カッター切刃１１および
１５の刃幅Ｗ１は、相隣る半導体装置２０の外端に位置
する外部リードのリード線基部２２１部分の間隔Ｌ１よ
りも大きく、かつリード線部分２２２の間隔Ｌ２よりも
小さい。
１５の刃幅Ｗ１は、相隣る半導体装置２０の外端に位置
する外部リードのリード線基部２２１部分の間隔Ｌ１よ
りも大きく、かつリード線部分２２２の間隔Ｌ２よりも
小さい。
また、カツター切刃１２，１３および１５の刃幅Ｗ２は
、相隣る外部リードのリード線基部２２１部分の間隔Ｌ
３よりも大きく、かつリード線部分２２２の間隔Ｌ４よ
りも小さい。
、相隣る外部リードのリード線基部２２１部分の間隔Ｌ
３よりも大きく、かつリード線部分２２２の間隔Ｌ４よ
りも小さい。
なお、本図においては、下桟２４を切断するカッター切
刃の断面図を省略してある。
刃の断面図を省略してある。
第７図は、第５図に示す如き断面を有するカッター切刃
をもってリードフレームを切断した場合の各外部リード
の切断形状を示す正面図であり、第７図ａはリードフレ
ームとカッター切刃とのずれが全くなかった場合の形状
であり、第７図ｂは若干カツター切刃が右方向にずれた
場合の形状であり、第７図Ｃはカッター切刃が右方向に
極端にずれた場合の形状である。
をもってリードフレームを切断した場合の各外部リード
の切断形状を示す正面図であり、第７図ａはリードフレ
ームとカッター切刃とのずれが全くなかった場合の形状
であり、第７図ｂは若干カツター切刃が右方向にずれた
場合の形状であり、第７図Ｃはカッター切刃が右方向に
極端にずれた場合の形状である。
本発明においては、カッター切刃の刃幅を相隣るリード
線基部の間隔よりも大きくしかつリード線の間隔よりも
小さくしてリード線基部の一部を支枠とともに切り落す
ようにし、しかもカッター切刃の傾斜部によりリード線
基部を斜め方向に切り落している。
線基部の間隔よりも大きくしかつリード線の間隔よりも
小さくしてリード線基部の一部を支枠とともに切り落す
ようにし、しかもカッター切刃の傾斜部によりリード線
基部を斜め方向に切り落している。
このため、リードフレームに取り付けられた半導体装置
を切り離したとき、半導体装置から突出した外部リード
には、従来の如く支枠残部の凸部が全く現われないので
、切離し後の半導体装置をランダムに積み重ねても互い
の外部リードがからみ合うことなく、その後半導体装置
を１個１個取り出すとき簡単に分離できるという効果が
ある。
を切り離したとき、半導体装置から突出した外部リード
には、従来の如く支枠残部の凸部が全く現われないので
、切離し後の半導体装置をランダムに積み重ねても互い
の外部リードがからみ合うことなく、その後半導体装置
を１個１個取り出すとき簡単に分離できるという効果が
ある。
なお、そのほか、半導体装置切離し時のずれは従来のも
のでは製品の外観的価値からみても第４図ｂまでが限度
とされており、その寸法許容差は大きくとも０．１［ｍ
ｍ〕前後であるか、本発明の方法によれび、外観的価値
からも第７図Ｃまでのずれが許され、その寸法許容差も
従来の２倍を越える。
のでは製品の外観的価値からみても第４図ｂまでが限度
とされており、その寸法許容差は大きくとも０．１［ｍ
ｍ〕前後であるか、本発明の方法によれび、外観的価値
からも第７図Ｃまでのずれが許され、その寸法許容差も
従来の２倍を越える。
したがって、半導体装置の製作工程で使用する治工具類
の製作、保守等が容易となり、また製品の歩留向上とな
る。
の製作、保守等が容易となり、また製品の歩留向上とな
る。
【図面の簡単な説明】
第１図はリードフレームに半導体素子を固定した状態を
示す斜視図、第２図はリードフレームから従来の方法に
より切り離した半導体装置の斜視図、第３図はリードフ
レーム上に従来のカッター切刃を当てかった状態を示す
正面図、第４図ａ乃至第４図Ｃは従来の切断方法により
切断した外部リードの形状を示す正面図、第５図は本発
明に係るカッター切刃の断面図、第６図はリードフレー
ム上に本発明に係るカッター切刃を当てかった状態を示
す正面図、第７図ａ乃至第７図Ｃは本発明の切断方法に
より切断した外部リードの形状を示す正面図である。 同図中６，２０は半導体装置、１１乃至１５はカッター
切刃、２１はリードフレーム、２２は外部リード、２３
は支枠、２４は下桟、２２１はリード線基部、２２２は
リード線である。
示す斜視図、第２図はリードフレームから従来の方法に
より切り離した半導体装置の斜視図、第３図はリードフ
レーム上に従来のカッター切刃を当てかった状態を示す
正面図、第４図ａ乃至第４図Ｃは従来の切断方法により
切断した外部リードの形状を示す正面図、第５図は本発
明に係るカッター切刃の断面図、第６図はリードフレー
ム上に本発明に係るカッター切刃を当てかった状態を示
す正面図、第７図ａ乃至第７図Ｃは本発明の切断方法に
より切断した外部リードの形状を示す正面図である。 同図中６，２０は半導体装置、１１乃至１５はカッター
切刃、２１はリードフレーム、２２は外部リード、２３
は支枠、２４は下桟、２２１はリード線基部、２２２は
リード線である。
Claims (1)
- １ 半導体装置の電極に接続した外部リードのリード線
基部を支枠で接続し該リード線基部に連続して設けられ
該リード線基部の幅よりも狭い幅を有するリード線の先
端を下桟で接続した複数個の半導体装置を切り離す方法
において、相隣る外部リードのリード線基部間隔よりも
大きく、リード線間隔よりも小さい刃幅を有し、リード
線基部を斜め方向に切断するための傾斜部を有するカッ
ター切刃により前記支枠を切断することを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7086177A JPS5813030B2 (ja) | 1977-06-15 | 1977-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7086177A JPS5813030B2 (ja) | 1977-06-15 | 1977-06-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS545656A JPS545656A (en) | 1979-01-17 |
| JPS5813030B2 true JPS5813030B2 (ja) | 1983-03-11 |
Family
ID=13443756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7086177A Expired JPS5813030B2 (ja) | 1977-06-15 | 1977-06-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5813030B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000082770A (ja) * | 1998-06-11 | 2000-03-21 | Internatl Rectifier Corp | 高電流容量半導体装置のハウジング |
-
1977
- 1977-06-15 JP JP7086177A patent/JPS5813030B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000082770A (ja) * | 1998-06-11 | 2000-03-21 | Internatl Rectifier Corp | 高電流容量半導体装置のハウジング |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS545656A (en) | 1979-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7008825B1 (en) | Leadframe strip having enhanced testability | |
| US4951119A (en) | Lead frame for semiconductor devices | |
| US20030071365A1 (en) | Electronic device fabrication method comprising twofold cutting of conductor member | |
| US6885086B1 (en) | Reduced copper lead frame for saw-singulated chip package | |
| KR20080031270A (ko) | Ｍｏｓｆｅｔ ｂｇａ용 절곡 프레임 캐리어 | |
| JPS5813030B2 (ja) | 半導体装置の製造方法 | |
| US6624007B2 (en) | Method of making leadframe by mechanical processing | |
| JPH03296254A (ja) | リードフレーム | |
| JP4153956B2 (ja) | 樹脂封止成形品のゲートブレイク方法およびそれに用いるゲートブレイク装置 | |
| JP2738781B2 (ja) | 微細プレス加工用金型 | |
| JP2874435B2 (ja) | 樹脂封止型半導体装置の製造方法およびリードフレーム | |
| CN211879351U (zh) | 集成电路封装产品加工载具 | |
| JPH0645497A (ja) | 半導体装置およびその製造方法 | |
| JPS592176B2 (ja) | 電力用半導体装置の組立方法 | |
| JPH07169895A (ja) | リードフレーム及びその製造方法 | |
| JP2911286B2 (ja) | 回路基板の製造方法 | |
| JPS60164345A (ja) | リ−ドフレ−ムの製造方法 | |
| JPS5812452Y2 (ja) | 半導体装置 | |
| JPH0696176B2 (ja) | 両刃の皮むきナイフの製造方法 | |
| JPH0810949Y2 (ja) | リードフレーム切断装置 | |
| JPS62123751A (ja) | リ−ド成形型 | |
| JPS638143Y2 (ja) | ||
| JP2619525B2 (ja) | 摺動用ブラシ素材 | |
| JPS6035549A (ja) | 切断成形機 | |
| JPS63308359A (ja) | リ−ドフレ−ムの製造方法 |