JPS58129622A - クロツク制御形デ−タ処理装置の同期装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の関連する技術分野 本発明は、データ処理装置にそれぞれ外部のクロック発
生器が対応して設けられ、クロック発生器は内部の多相
クロック発生器と作用接続されたクロック制御形データ
処理装置の同期装置に関する。

技術水準 それぞれ外部のクロック発生器によってクロック制御さ
れる複数のデータ処理装置を並列作動することは公知で
ある。その際、非同期または同期作動が可能である。葦
だ、固定の位相関係を有する複数のクロック信号を異な
った位相状態で発生する多相クロック発生器？、データ
処理装置に設けることが通常行なわれている。

更に、データ処理装置の同期を監視するために、これら
のクロック信号の同期を監視することが公知である。

発明の効果 本発明の装置は、簡単な装置を用いてデジタル式の同期
監視制御が可能になり、その際、許容範囲内で、有利に
は外部から供給されるクロック信号の１周期内で同期を
とることができるという利点ｌ有している。

本発明の並列に作動する２つのデータ処理装置では、同
期監視は交差線音片して行なわれ、その際、一方では付
加的な非同期指示が可能であり、他方ではそれぞれ遅れ
ている、ないし進んでいるデータ処理装置乞調整するこ
とができる。

更に、２つのデータ処理装置における調整過程の時間的
な頻度を付加的に監視することによって、許容し難い変
動を確実かつ適正に指示することができる。

本発明では、両方のデータ処理装置がマスタースレーブ
方式で作動され、その際、スレーゾ装置の多相クロック
発生器は、例えば同期の監視機能のためだけに使われて
いる。それによって、一方では装置全体がクロック発生
器に正確に同期して作動し、他方ではクロック発生器の
時間的定数が監視されるようになる。その際、有利には
一方のクロック発生器が故障した場合、マスタースレー
ブ方式を相互に切換ること罠よって、データ処理装置を
他方のクロック発生器に切換えることも可能である。

本発明の装置を、大きな信頼度を要求されるデータ処理
装置、例えば車両のロック防止装置にう普く適用すると
特に有利である。

実施例の説明 第１図は、多数の並列に同期作動するクロック制御形デ
ータ処理装置を備えた装置の原理図を示す。

第１図には、並列に作動する、６つのデータ処理装置１
，２．３が示され、それぞれ外部のクロック発生器ＣＬ
ａ　、　　ＯＬｂ　、　　ＣＬｃに接続されている。デ
ータ処理装置１，２．３は一方ではクロック線φを介し
て相互に接続され、他方ではデータ線ＤＹ介して相互に
接続されている。データ処理装置１，２．３は任意の装
置でよく、その装置の中でデータが処理および／または
交換される。その際、データ処理装置１，２．３はクロ
ック線φを介して確実に同期作動される。

図示の実施例では、データ処理装置１，２．３はロック
防止装置１１ａ、１１ｂ、１１ｃＹ含んでいる。ロック
防止装置１１６，１１１）。

１１Ｃにおいて、それ自体公知のように車両の作動パラ
メータが処理され、その装置から、走行の臨界状況にお
いて車両のブレーキ装置に対して制御信号が導出される
。

第２図は、並列に作動子・る２つのデータ処理装置を備
えた、本発明の装置の第１の実施例の詳細なブロック回
路図を示す。

第２図のブロック回路図を用いて、２つのデータ処理装
置１，２の共働作用について詳細に説明する。図示のよ
うに、データ処理装置１゜２は同一に構成され、交差線
を介して相互に接続されている。その際、データ処理装
置１は、多相クロック発生器１０ａ’＆含み、データ処
理装置２は多相タロツク発生器１０ｂ’ｌ’含み、多相
クロック発生器１０ａには外部のクロック発生器ＯＬａ
の信号が供給され、多相クロック発生器１０ｂにはＯＬ
ｂの信号が供給される。その種の多相クロック発生器は
、それ自体公知のように固定の位相関係を有するクロッ
ク信号、図示の実施例では２つの信号φ、８．φ２ａ；
φ、ｂｅφ２ｂ＋Ｙ発生する。この固定の位相関係にあ
るクロック信号は、図示の実施例では後置接続されたロ
ック防止装置１１ａ、１１ｂのタイミング制御に使われ
る。

第２図の装置では、データ処理装置１の同期は第２のク
ロック信号φ２ｂヲ介して、データ処理装置２の同期は
クロック信号φ２ａ’ａ’介して行なわれる。以下の説
明において一方の信号の接続処理と対応する他方の信号
の接続処理関係を括弧を付して記載する。そのために、
このクロック信号φ２１）　（φ２ａ　）は、増幅器１
２ｂ（１２ａ）を介して他方のデータ処理装置１（２）
に供給され、他方のデータ処理装置１（２）の増幅器１
３ａ（１３ｂ）で更に増幅され、排他的オアデート１４
ａ（１４ｂ）の一方の入力側に供給される。排他的オア
デー）１４ａ（１４ｂ）の他方の入力側には、このデー
タ処理装置１（２）のそれぞれのクロック信号φ２ａ、
　（φ２ｂ　）が加えられる。排他的オアデー）１４ａ
（１４ｂ）の出力側は、アンドデー）１５ａ（１５１）
）を介して同期回路１６ａ（１６ｂ）の入力側に接続さ
れ、同期回路１６ａ（１６ｂ）には、更に外部のクロッ
ク発生器ＯＬａ　（ＣＬｂ　）の信号が供給される。同
期回路１６ａ（１６ｂ）は、アンドデー）１５ａ（１５
ｂ）による制御の際、外部のクロック発生器ＣＬａ　（
（！Ｌｂ　）の信号の１つまたは複数の周期の長さの正
の出力信号８ａ（Ｓｂ）を形成する。この出力信号５ａ
（８ｂ）は、アンドグー）１７ａ（１７ｂ）の反転入力
側に供給される。アンドデート１７ａ（１７ｂ）ｖ介し
て、外部のクロック発生器Ｃ！Ｌａ　（ＣＬｂ　）の信
号が多相クロック発生器１０ａ（１０ｂ）に供給される
。従って、これらの信号は同期回路１６ａ（１６ｂ）の
応動の際、１つまたは複数の周期の間抑圧される。

排他的オアｌ’−）１４ａ（１４ｂ）の出力側は、更に
カウンタ１９ａ（１９ｂ）の計数入力側Ｔに接続され、
カウンタ１９ａ（１９ｂ）のリセット入力側Ｒは別のカ
ウンタ１８　ａ　（１８ｂ）によって制御される。カラ
／り１８ａ（１８ｂ）の計数人力側Ｔは監視されるクロ
ック信号φ２ａ（φｚｂ　）で直接制御される。更に、
カウンタ１９ａ（１９ｂ）のオーバーフロー出カ側。は
出力端子２０ａ（２０ｂ）に接続されている。

次に、第２図の装置の動作について、第６図ａ、ｂ、ｃ
、ｄ、ｅ、ｆ、ｇ、の信号波形を用いて説明する。

その際、第６図のａは外部のクロック発生器ＯＬの出力
信号を示し、第６図のす、ｃは多相タロツク発生器ｉｏ
ａ、ｉｏｂによって得られるクロック信号φ２．φ１１
￥：示す。なお、φ２はφ２ａｊ　　φ２ｂを表わし、
φｌはφ１ａ＋　　φ１ｂＹ表ゎ丁。第３図ｄは第２図
の実施例で監視されるクロック信号φｚａ’に示し、第
６図８は第２図の実施例で監視されるクロック信号φ２
ｂＹ示し、第３図のｆは同期回路１６ａの出力信号を示
し、第３図のｇは同期回路１６１）の出方信号を示す。

既述の様Ｋ、多相タロツク発生器１０ａ（１０ｂ）は、
外部のクロック発生器０Ｌａ（ＣＬｂ）から供給された
信号忙依存してクロック信号φ２．φ、を発生する。こ
れらのクロック信号φ２．φｌは相対的固定の位相関係
を有している。

この相対位相位置は、後置接続されたロック防止装置１
１ａ（１１ｂ）の要求に合わせられている。信号φ２．
φ、は固定の相対的位相関係を有しているので、並列接
続された複数のデータ処理装置１，２の同期を監視制御
するためには、これらの信号φ２．φ、のうちそれぞれ
一方の信号を他方のデータ処理装置のそれぞれ相応の信
号で監視制御しさえすればよい。第２図の実施例では、
これらは信号φ２ａｌ　　φ２ｂである。第６図のｄ、
ｅの左半分から明らかなように、ここでは信号φ２ａは
信号φ２ｂより進んでいる場合が示されている。これら
の信号を排他的オアデート１４ａ、１４ｂで相互に比較
すると、時間Ｔ工の間１つの出力信号がこれらのケ９−
トに現われる。後置接続されたアンドデー）１５ａ、１
５ｍ）によって、同期回路１６ａ、１６ｂは、クロック
信号が時間的に進んでいるデータ処理装置１または２だ
けに作用するようにする。このために、クロック信号が
アンドグー）１５ａ、ｉｓｂの反転入力側に供給される
。その結果、所属のクロック信号が時間間隔Ｔ工の開票
である同期回路１６ａまたは１６ｂが制御される。図示
の実施例では、これは信号φ２ａであるので、同期回路
１６ａが制御される。その際、同期回路１６ａは、論理
素子１４ａ、１５ａによって検出された時間偏差がＯＬ
倍信号１周期より大きい時に初めて１つの出力信号を送
出するように構成されている。この限界値を決めた理由
は、外部からのクロック信号の１周期よりも小さい同期
偏差は一般に別のデータ処理に対して伺ら問題はないか
らである。図示の実施例では、持続時間ＴよはＯＬ倍信
号１周期より大きいので、この１周期の経過後、第６図
ｆに相応する出力信号Ｓａか同期回路１６ａから出力さ
れ、出力信号Ｓａはこの実施例ではＯＬの一周期の持続
時間を有している。しかし、時間間隔’ｒ１か複数のＯ
Ｌ同周期り大きい時、Ｓａ倍信号相当数のＯＬ同周期持
続時間を有するように同期回路１６ａを構成することも
可能である。

信号Ｓａは１つ、ないし複数のＯＬ同周期持続時間に対
してアンドｆ　−）　ｌ　７　ａ　’Ｙ阻止するので、
多相クロック発生器１０ａはこの時間だけリセットされ
る。従って、第６図ｄに示す様に、破線で示した経過の
代りに実線で示した経過を有する出力信号φ２ａが得ら
れる。この場合、第３図θ、および第３図ｄから、信号
φ２ａ＋　　φ２ｂは完全に同期するわけではなく、信
号φ２ａ＋φ２ｂには依然として同期偏差が残っている
が、ＯＬの１周期より小さいので、さしあたって更に調
整する必要はない。と言うのは、この同期偏差は許容偏
差の範囲内にあるからである。

第３図ｄ１第６図８１第３図ｇの右半分には、信号φ２
ｂが進んでいる場合が示されている。この場合には、持
続時間Ｔ２の間φ２ａ信号が現われ、φ２ｂ信号は現わ
れない。その際、前述の様に、排他的オアデート１４ａ
、１４ｂが制御されるφ２ｂ信号は零であるので、アン
ドデート１５１）だけが導通制御される。その結果、前
述と同様に、多相クロック発生器１０ｂは、第３図ｇに
示す信号ｓｂによって調整されるので、第５図ｅにおい
て、破線で示したφ２ｂの経過の代りに実線で示した経
過が得られる。

その際、勿論、それぞれ時間的に遅れた多相クロック発
生器を、使用する論理回路ン相応に調整することによっ
て調整することもできる。

前述の様に、信号φ２ａ＋　　φ２ｂのいずれの同期障
害の際にも両方の排他的オアグー）１４ａ。

１４ｂが応動する。と言うのは、位相の進んでいる信号
はそのつど後置接続されたアンドデート１５ａないし１
５１）において選択されるからである。排他的オア’ｙ
”−）１４ａ（１４ｂ）の出力信号は、同期障害がＯＬ
クロックより大きい時に常にカウンタ１９１Ｌ（１９ｂ
）において計数される。しかし、このカウンタ１９ａ（
１９ｂ）は、カウンタ１８．ａ（１８ｂ）のオーバーフ
ロー出力側Ｑに依存して周期的にリセットされる。カウ
ンタ１８ａ（１８ｂ）にはクロック信号φ２ａ　（φ２
１）　）が直接加えられている。

カウンタ１９ａ、１９ｂの計数状態Ｚの時間経過は第４
図ｇに示されており、また、クロック人力Ｔの時間経過
は第４図りに、リセット人力Ｒの時間経過は第４図Ｃに
、オーバーフロー出力Ｑの時間経過は第４図ｄに示され
て（゛・る。図示の様に、最初に示したフェーズ■では
、入力端Ｔに、排他的オアデー）１４ａ（１４ｂ）の応
動により送出された信号が４つしか入力されていないの
で、カウンタ１８ａ（１８ｂ）のリセット入力信号Ｒが
入力する前に、カラ／り１９ａ（１９ｂ）のオーバーフ
ロー出力側Ｑに信号が生じることはない。Ｃのカウンタ
１Ｂ＆（１８す）には同じく信号φ２ａ　（φｚｂ　）
が加えられるので、両カウンタを相互に接続することに
よって、排他的オアデー）１４ａ（１４ｂ）の応動の頻
度が検出できる。第４図に示したフェーズ川では、クロ
ック入力信号Ｔによって表わされるこのような調蒐の頻
度が極めて大きいので、こ゛の第２のフェーズでは、リ
セット入力信号Ｒが入力する前にオーバーフロー出力ｌ
ｌｌＩＱに信号が生じる。このオーバーフロー出方側。

の信号は端子２０ａ（２０ｂ）に送出され、指示または
警報装置を作動させるため、あるいはロック防止装置１
１ａ（ｌｌｂ）Ｙ制御するために使用することができる
。

常に、両方の排他的オアデー）１４ａ、１４ｂが応動す
るので、カウンタ１８ａ、ｉ９ａないｔ、ｉａｂ、ｉｓ
ｂは同一の作動をする。その結果、出力信号も端子２０
ａ、２０ｂに同時に出力される。このような付加的な装
置によって、更にその装置の機能の制御が可能である。

第５図は、本発明の装置の第２の実施例を示す。第２図
の実施例では、データ処理装置１は内部で得られたクロ
ック信号φ□ａ、φ２ａ　Ｙロック防止装置１１ａに供
給しており、データ処理装置２はクロック信号φ１１）
＋　　φ２ｂｔ’ロック防止装置１１ｔ＋に供給してい
るが、第５図の実施例では、マスタスレーブ方式が使わ
れている。その際、そのつど一方のデータ処理装置はク
ロック信号φｌ、φ２’！−並列接続されたすべてのロ
ック防止装置１１ａ、１１ｂに対して取出しているが、
そのつと他方のデータ処理装置のクロック信号は監視の
ためだけに使われる。第５図の実施例では、このために
多相タロツク発生器１０ａの出力側にスイッチ３０ａ、
３１ａが使われ、多相クロック発生器１０ｂの出力側に
スイッチ３０ｂ、３１ｂが使われ、これらのスイッチは
外部装置ＭＳＵ　Ｙ介して制御可能である。

第５図の実施例では、データ処理装置１のスイッチ３０
ａ、３１ａは正の信号で制御されると導通するが、デー
タ処理装置２のスイッチ３０１）、３１ｂは端子３２ｂ
の外部装置ＭＳＨのアース信号によって遮断されている
。従って、装置１はマスクとして作動し、装置２はスレ
ーブとして作動する。外部のクロック発生器ＯＬｂ、な
いし多相タロツク発生器１０ｂによって発生された信号
は、監視のためにだけ、例えばデータ処理装置１によっ
て得られたクロック信号φ０．φ２の時間的定数の監視
のためにだけ使用される。このために、カウンタ３３ｂ
、３４１）がデータ処理装置２に設けられている。カウ
ンタ３３ｂ、３４ｂは、第６図ａに示した前板って決め
た計数状態の領域に達した時、出力信号Ｑｌｌ　　Ｑ２
ないしＱ３．Ｑ４Ｙ発生する。その際、カウンタ３３ｂ
はマスタ信号φ２′（１１−計数し、４カウンタ３４ｂ
はスレーブ信号φ２ｂＹ計数する。

カウンタ３４ｂの出力側Ｑ３は、カウンタ３３ｂのりセ
ント入力側Ｒと接続されている。出力側Ｑ２．Ｑ４はア
ンドｒ−）３５に接続され、アンドｒ−）　３５はオア
ケ９−ト３６と接続され、オアゲート３６の別の入力側
は出力側Ｑ１と接続されている。オア’Ｆ’　−ト３６
の入力側をデータ処理装置１ないし２の、第５図に示し
ていない同期装置に接続されている端子１６ａ、１６ｂ
に接続すると有利である。オアデート３６の出力側はフ
リツゾフロツプ回路３７を介して障害信号出力側ＦＳを
制御する。

次に、第５図の装置の動作について、第６図ａ、ｂ、ｃ
’４用いて説明する。その際、第６図ａは、同期がとれ
ている場合の、計数状態、カウンタから導出された出力
信号、ならびに障害信号ＦＳ　）ｌ示し、第６図すは、
スレーブ装置が遅れている場合を示し、第６図Ｃは、マ
スク装置が遅れている場合を示す。

第６図ａでは、計数状態は、加えられたクロックパルス
信号が同期している為に当初は等しい。当初、信号Ｑ４
も信号Ｑ２も出力されるので、アンドデート３５は遮断
状態にある。その際、第１の出力信号としてＱ２が出力
され、続いてＱ４が出力されても、Ｑ２は反転入力側を
介してアンドデート３５を遮断し続ける。それから、次
の出力信号として信号Ｑ３が出力されると、カウンタ３
３ｂがリセットされる。その結果、カウンタ３３ｂは状
態Ｑ工に達しないので、結局、オアデート３６ないし端
子ｉｓａ、１ｓｂは制御されない。

第６図すの、スレーブ装置が遅れている場合、当初、信
号Ｑ２が出力されるので、アンドデート３５は遮断され
ている。しかし、この場合、スレーブ装置が遅れている
為に、リセット信号Ｑ３は非常に遅れて出力され、Ｑ３
が出力される前に、まずカウンタ３３ｂが信号Ｑｌ　’
ｆ出力する。信号Ｑよは端子１６ｂもオアケゞ−ト３６
も制御するので、フリップフロツノ回路３７を介して障
害信号ＦＳが出力される。

更に、第６図Ｃの場合、マスク装置が遅れているので、
マスク信号Ｑ２が出力される前に、まず信号Ｑ４がスレ
ーブカウンタ３４ｂから出力される。しかし、それによ
ってアンドデート３５が応動するので、端子１６ａおよ
びオアデート３６が制御され、同じくフリップフロツノ
回路３７を介して障害信号Ｐ８が出力される。

【図面の簡単な説明】

第１図は、本発明の実施例の、多数の並列に同期作動す
るクロック制御形データ処理装置を備えた装置の原理図
、第２図は、並列に作動する２つのデータ処理装置を備
えた、本発明の装の説明に供する信号の波形図、第４図
ａ、ｂ。 ０、ｄは第２図の回路のカウンタの動作を説明する線図
、第５図は、本発明の装置の別の実施例のブロック回路
図、第６図ａ、ｂ、ｃは、第５図の実施例のカウンタの
動作を説明する線図である。 １．２．３−−−ｆ’　−夕処１Ｍ装置、１ｏａ、１ｏ
ｂ・・・多相クロック発生器、１１ａ、１１ｂ・・ロッ
ク防止装置、１６ａ、１６ｂ・・・同期回路、１８ａ。 １８ｂ、１９ａ、１９１）、３３ｂ、３４ｂ−・・カウ
ンタ、２０ａ、２０ｂ・・・出力端子、３０ａ。 ３１　ａ、３０１１．３１１）−・・スイッチ、３７　
・・・フリップフロツノ回路、ＣＬａ　、　　ｃＬｂ　
、　　ｃＬｃ・・クロック発生器、ＭＳＵ・・・外部装
置、ＦＳ　川障害信号出力側

Claims (1)

1. 【特許請求の範囲】 １、データ処理装置（１，２，３）Ｋそれぞれ外部のり
   ｏツク発生器（ＯＬａ、　　ＯＬｂ、　　ＯＬｃ　）が
   対応して設けられ、前記クロック発生器は内部の多相タ
   ロツク発生器（１０ａ、１０ｂ）と作用接続され、前記
   多相クロック発生器はクロック信号（φ０．．φ２ａ；
   φ、ｂ、φａｂ　）を発生し、一方のデータ処理装置（
   １）の一方のクロック信号（φａａ　）の同期が、他方
   のデータ処理装置（２）の一方のクロック信号（φ２ｂ
   ）Ｙ用いて監視制御される、クロック制御形データ処理
   装置の同期装置において、各クロック信号（φ２８．φ
   ｚｂ　）が所定の時間偏差な越えた場合、所属のクロッ
   ク発生器（（Ｌａ、　　ＯＬｂ、　ＯＬｃ　）からデー
   タ処理装置（１，２，３）に供給される信号を、少なく
   とも１つの信号周期の間抑圧するようにしたことを特徴
   とする、クロック制御形データ処理装置の同期装置。 ２．２つのデータ処理装置（１，２）の同期ｔそれぞれ
   交差線を介して監視し、所定の方向において時間的にず
   れたクロック発生器（（！Ｌａ　、　　ＯＬｂ　）の信
   号を抑圧する特許請求の範囲第１項記載のクロック制御
   形データ処理装置の同期装置。 ５、同期の制御のために、クロック信号（φ２ａｌφ２
   １）　）　’＆それぞれ排他的オアデー）　（１４ａ。 １４ｂ）に供給し、クロック発生器（ＯＬａ。 ｅＬｂ　）の信号の抑圧のために、同期回路（１６ａ、
   １６ｂ）’ｉｆ’前記排他的オア’ｌ’−）（１４ａ、
   １４ｂ）の出力によって制御する特許請求の範囲第１項
   記載のクロック制御形データ処理装置の同期装置。 ４、排他的オアデー）（１４ａ、１４ｂ）のそれぞれに
   アンドデート（１５＆、１５ｂ）を後置接続し、前記ア
   ンドグー）　（１５ａ、　１５ｂ）の別の反転入力側に
   それぞれのデータ処理装置（１，２）のクロック信号（
   φ２ａ＋　　φ２ｂ　）を加えることにより、前記デー
   タ処理装置（１，２）のクロック発生器の信号を抑圧す
   る特許請求の範囲第２項記載のクロック制御形データ処
   理装置の同期装置。 ５、　データ処理装置（１，２，３）にそれぞれ外部の
   り０ツク発生器（ｃＬａ、ｃＬｂ、ｃＬｃ）が対応して
   設けられ、前記クロック発生器は内部の多相タロツク発
   生器（１０ａ、１０ｂ）と作用接続され、前記多相クロ
   ック発生器はクロック信号（φｌａ、φ２ａ；φ、わ、
   φ２１）　）を発生し、一方のデータ処理装置（１）の
   一方のクロック信号（φ２ａ　）の同期が、他方のデー
   タ処理装置（２）の一方のクロック信号（φ２ｂ）Ｙ用
   いて監視制御される、クロック制御形データ処理装置の
   同期装置において、各クロック信号（φ２ａ、φ２ｂ　
   ）が所定の時間偏差を越えた場合、所属のクロック発生
   器（ＯＬａ、　　ＯＬｂ、　　ＯＬｃ　）からデータ処
   理装置（１，２，３）に供給される信号を、少なくとも
   １つの信号周期の間抑圧するようにし、前記クロック発
   生器（ＣＬａ、　　ＣＬｂ、　　ＣＬｃ　）の信号音抑
   圧する信号を少なくとも１つのカウンタ（１９ａ、１９
   ｂ）において計数し、所定の限界値（Ｑ、）’に越えた
   場合、指示または警報装置を作動させるようにしたこと
   を特徴とするクロック制御形データ処理装置の同期装置
   。 ６、少なくとも１つのカラ７り（１９ａ、　１９１））
   を周期的にリセットする特許請求の範囲第５項記載のク
   ロック制御形データ処理装置の同期装置。 Ｚ　少なくとも１つのカウンタ（１９ａ、　１９１））
   が、それぞれの排他的オアｒ−）（１４ａ。 １４ｂ）の出力信号を計数する特許請求の範囲第５項記
   載のクロック制御形データ処理装置の同期装置。 ８、データ処理装置（１，２）にそれぞれ外部のクロッ
   ク発生器（ｃＬａ　、　　ＣＬｂ　）が対応して設けら
   れ、前記クロック発生器は内部の多相クロック発生器（
   １０ａ、１０ｂ）と作用接続されたクロック制御形デー
   タ処理装置の同期装置において、外部装置（ＭＳＵ　）
   　Ｙ使用して２つのデータ処理装置（１，２）’＆マス
   タースレーブ方式で作動するために、そのっど一方の多
   相タロツク発生器（１０１））の出力側を切離し、その
   つど他方の多相クロック発生器（１０ａ）の出力側を両
   方の前記データ処理装置（１，２）と接続したことを特
   徴とするクロック制御形データ処理装置の同期装置。 ９　データ処理装置（１，２）にそれぞれ外部のクロッ
   ク発生器（ＯＬａ　、　　ＯＬｂ　）が対応して設けら
   れ、前記クロック発生器は内部の多相クロック発生器（
   １０ａ、１０１））と作用接続されたクロック制御形デ
   ータ処理装置の同期装置において、外部装置（ＭＳＵ　
   ）　！使用して２つのデータ処理装置（１，２）をマス
   タースレーブ方式で作動するために、そのつど一方の多
   相タロツク発生器（ＩＱｂ）の出力側を切離し、そのつ
   ど他方の多相クロック発生器Ｃｌ０ａ）の出力側音両方
   の前記データ処理装置（１，２）と接続し、切離してい
   ない前記多相クロック発生器（１０ａ）と、切離した前
   記多相クロック発生器（１０ｂ）との出力側をそれぞれ
   カウンタ（３４ｂ、３３ｂ）に接続し、計数次態の所定
   領域（Ｑ工、Ｑ２゜Ｑ３ｒ　　Ｑ４　）でそれぞれの出
   力信号を取出し、前記出力信号乞他方のカウンタ（３３
   ｂ）のリセット入力側、および論理回路装置（３５゜３
   ６）に供給して、監視されるクロック信号（φ２．φ２
   ｂ　）の時間偏差が、一方または他方の方向において所
   定の値より多く越えた時、論理信号が発生されることを
   特徴とするクロック制御形データ処理装置の同期装置。