JPS58124246A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS58124246A JPS58124246A JP601082A JP601082A JPS58124246A JP S58124246 A JPS58124246 A JP S58124246A JP 601082 A JP601082 A JP 601082A JP 601082 A JP601082 A JP 601082A JP S58124246 A JPS58124246 A JP S58124246A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wirings
- layer
- silicon
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の利用分野
本発明は、基板上に２層以上の配＃を設けることか必袈
でろってこれらの配Ｉｉ！ｉｉ間に層間絶縁膜を有する
半導体装置、例えば一般の＃！−専体装買、多層プリン
ト基板、ハイブリッドＩＣ中基板、及びそのｈ遣方法に
関する。
でろってこれらの配Ｉｉ！ｉｉ間に層間絶縁膜を有する
半導体装置、例えば一般の＃！−専体装買、多層プリン
ト基板、ハイブリッドＩＣ中基板、及びそのｈ遣方法に
関する。
（２）従米孜術
配線間の層間絶縁Ｓは、半導体装置の筒集積化の手段と
しては極めて重要でめシ、従来技術も多いＯ ■ ＣＶ Ｄ −Ｐ ８ Ｇ （Ｃｈｅｍｉｃａｌ−Ｖ
ａｐｏｒ −Ｄｅｐｏｓｔｔｉｏｎ法で形成し７２ｐｈ
ｏθｐｌｒＯ−５ｉｌｉｃ−ａｔｅ −Ｇｌａθ６）膜
とシラノール系塗布幌（８０Ｇと呼ぶ）音用いた方法。
しては極めて重要でめシ、従来技術も多いＯ ■ ＣＶ Ｄ −Ｐ ８ Ｇ （Ｃｈｅｍｉｃａｌ−Ｖ
ａｐｏｒ −Ｄｅｐｏｓｔｔｉｏｎ法で形成し７２ｐｈ
ｏθｐｌｒＯ−５ｉｌｉｃ−ａｔｅ −Ｇｌａθ６）膜
とシラノール系塗布幌（８０Ｇと呼ぶ）音用いた方法。
８１基板上の熱酸化膜５１０１上に、１鳩目Ａｌ配融を
形成し、その上に０ＶＤ−ＰＳＧとＳＯＧの電ね良の層
聞絶１ｉｉｋ膜會形成し、その上に２層目Ａ７配＃を形
成し、最後に０ＶＤ−ＰＳＧａ１！Ｔｊ下部の［Ｍ、ｉ
ｌ−行なう構造である。ここでＳＯＧ［，０ＶＤ−ＰＳ
Ｇｐ面の凹凸會緩和し、２鳩目Ａｌ配融が段差部で１ｌ
ｙｒ線しないために柑いられている。
形成し、その上に０ＶＤ−ＰＳＧとＳＯＧの電ね良の層
聞絶１ｉｉｋ膜會形成し、その上に２層目Ａ７配＃を形
成し、最後に０ＶＤ−ＰＳＧａ１！Ｔｊ下部の［Ｍ、ｉ
ｌ−行なう構造である。ここでＳＯＧ［，０ＶＤ−ＰＳ
Ｇｐ面の凹凸會緩和し、２鳩目Ａｌ配融が段差部で１ｌ
ｙｒ線しないために柑いられている。
（２） ポリイミド糸翌機？縁映を用いた方法。
８１基板上の熱酸化［Ｓ ｉ Ｏｌ上に、１層目Ａ）配
森紫形成し、その上にポリイミドワニス會塗布し３５０
℃、３０分の熱処理ケ行なって層間ポリイミドケ形成す
る。その上に２層目Ａ／配線ケ形成し、＃後に陳禮映ポ
リイミドを形成する。
森紫形成し、その上にポリイミドワニス會塗布し３５０
℃、３０分の熱処理ケ行なって層間ポリイミドケ形成す
る。その上に２層目Ａ／配線ケ形成し、＃後に陳禮映ポ
リイミドを形成する。
（３）従来技術の問題点
■の０ＶＤ−ＰＥＧと８００のｉね鋏による方法の問題
点。
点。
（１）ＳＯＧはシラノール糸化合物（８１（ＯＨ）４）
を有機溶媒に溶解あるいは分散したものであり、外囲気
中の水分の吸収、あるいは肩磯俗媒の飛散によって容易
に結晶化する性質がおる。このため、取扱いが困難であ
り、異物の発生淵になりやすい。
を有機溶媒に溶解あるいは分散したものであり、外囲気
中の水分の吸収、あるいは肩磯俗媒の飛散によって容易
に結晶化する性質がおる。このため、取扱いが困難であ
り、異物の発生淵になりやすい。
（２）シラノール系化合＠は、有機溶媒を失うと、急速
に脱水反応が生じ、体積の減少が生ずるため、膜厚を厚
くすると躾にクラックが生じてし１う。
に脱水反応が生じ、体積の減少が生ずるため、膜厚を厚
くすると躾にクラックが生じてし１う。
（３） シラノール未化合′＠ニ、熱処理によって脱
水反応が生じ、この水分が下部の電子特性を悪化する。
水反応が生じ、この水分が下部の電子特性を悪化する。
（２）のポリイミド糸Ｍ磯膜會用いた方法の問題点。
（１） 耐熱性が低く、４３０℃以上では熱分がｆに
よって特性劣化か生じる。
よって特性劣化か生じる。
（２）ポリイミドの熱膨張係数が無ｍｈに軟へ、１桁以
上大さく、ポリイミド眼上に無勢膜紫形我することは困
難である。
上大さく、ポリイミド眼上に無勢膜紫形我することは困
難である。
（３）
（３）ポリイミド模は吸？π性があり、約３％の水分？
吸湿し、かつ水分も透過する。そのため、プラスチック
モールドの半導体装＋１１７）場合、外部からの水分の
ためポリイミドが吸９ｄ（、、Ａｌ配森の腐食ケ生じ烙
ゼる。この防止対策としては、水分ケ透過しないプラズ
マ窒化１１ｉｉ１−衣面医護映として用いることがＭ効
と考えられるが、（２）の理由のため、無ａａ＊にクラ
ックか生じ、使用することかで＠ない。
吸湿し、かつ水分も透過する。そのため、プラスチック
モールドの半導体装＋１１７）場合、外部からの水分の
ためポリイミドが吸９ｄ（、、Ａｌ配森の腐食ケ生じ烙
ゼる。この防止対策としては、水分ケ透過しないプラズ
マ窒化１１ｉｉ１−衣面医護映として用いることがＭ効
と考えられるが、（２）の理由のため、無ａａ＊にクラ
ックか生じ、使用することかで＠ない。
（４）発明の目的
本発明は、塗布が容易で、厚膜形成可能でかつその上に
無機膜を便用することも可能な層間絶縁膜構造ｔＭする
新規な半導体装置及びその製造方法を提供するものであ
る。
無機膜を便用することも可能な層間絶縁膜構造ｔＭする
新規な半導体装置及びその製造方法を提供するものであ
る。
（５）発明の散点
本発明は、ｌ Ｊｆｉｉ目配線上に、（あるいは予め無
ａ膜？形成ｆ＆）、その上にシリコン有機化合物力・ら
成る伝膜會塗布し、その後、有機成分の相当部分（望１
しくに少なくとも子分以上）？除去し、この杷様映紫配
線間の絶縁膜として使用すること（４） ′に特徴とした、宥価で高伯軸性？有する半導体装置の
構造およびその製法を提供するものである。
ａ膜？形成ｆ＆）、その上にシリコン有機化合物力・ら
成る伝膜會塗布し、その後、有機成分の相当部分（望１
しくに少なくとも子分以上）？除去し、この杷様映紫配
線間の絶縁膜として使用すること（４） ′に特徴とした、宥価で高伯軸性？有する半導体装置の
構造およびその製法を提供するものである。
（６）発明の実施例
第１図に本発明？用いたー笑施■」會示す。
通常の方法で集子金形成したＳ１基板（１）上のｓ ｔ
ｏ ＊ （２）上に１層目Ａ７配＃（３）ｌ−形成す
る。その上、ＭよりＫ（メチルイソブチルケトン）溶媒
に溶解したシリコンラダー樹脂（７）の３０ωｔ％浴液
會スピンナーで回転塗布（１５００ｒｐｍ） する。
ｏ ＊ （２）上に１層目Ａ７配＃（３）ｌ−形成す
る。その上、ＭよりＫ（メチルイソブチルケトン）溶媒
に溶解したシリコンラダー樹脂（７）の３０ωｔ％浴液
會スピンナーで回転塗布（１５００ｒｐｍ） する。
このシリコン系有機化合物としては、シリコンの池、Ｏ
Ｈ，、Ｏ，Ｈ，などのように炭素會含む１ヒ合物でめる
。ただし、溶媒は別である。
Ｈ，、Ｏ，Ｈ，などのように炭素會含む１ヒ合物でめる
。ただし、溶媒は別である。
従って、シラノール糸化合物のように８１（ＯＨ）４の
ようなものはこのシリコン系有機化合物には含ませない
。
ようなものはこのシリコン系有機化合物には含ませない
。
その後、１００℃で３０分、２０ （Ｉ Ｃで３０分の
熱処＠を窒素中で行なう。その後、４３０℃で６０分の
熱処理を酸素外囲気中で行なう。これによって上記シリ
コンラダー樹脂は、有機成分が５０九以上除云避れ、５
ｔｏｌ化する。その後、１鳩目Ａｌ配線（３）と２層目
Ａｌｌ！！Ｉｉ１″線の電気的導通をとるため、スルー
ホール部（５）の形成全行なう。これは、ホトレジパタ
ーン全開い、ＯＦ Ｊ ＋８％Ｏｌガスによるプラズマ
エツチングで容易に形成できる。
熱処＠を窒素中で行なう。その後、４３０℃で６０分の
熱処理を酸素外囲気中で行なう。これによって上記シリ
コンラダー樹脂は、有機成分が５０九以上除云避れ、５
ｔｏｌ化する。その後、１鳩目Ａｌ配線（３）と２層目
Ａｌｌ！！Ｉｉ１″線の電気的導通をとるため、スルー
ホール部（５）の形成全行なう。これは、ホトレジパタ
ーン全開い、ＯＦ Ｊ ＋８％Ｏｌガスによるプラズマ
エツチングで容易に形成できる。
この後、Ａノ膜デボ、ホトエツチングにより２鳩目ＡＩ
配＃（４）紫形成し、保護嗅としてプラズマ窒化膜（６
）？被着する。
配＃（４）紫形成し、保護嗅としてプラズマ窒化膜（６
）？被着する。
ここで、上記シリコンラダー樹脂の有機成分の除去法と
してσ、上記の実施例の他、酸素プラズマ音用いること
も可能である。また、高温熱処理（５００℃以上）が許
されるなら（１層目配線として、ポリシリコンなどの高
耐勲性配線か使用されている場合など）、なるべく高温
度での熱処理？行なった万か、よシ短時間でＭ機成分全
除去することが可能である。
してσ、上記の実施例の他、酸素プラズマ音用いること
も可能である。また、高温熱処理（５００℃以上）が許
されるなら（１層目配線として、ポリシリコンなどの高
耐勲性配線か使用されている場合など）、なるべく高温
度での熱処理？行なった万か、よシ短時間でＭ機成分全
除去することが可能である。
（力 効米
本発明によシ、高耐熱性でかつ最終保瑣膜としてプラズ
マ窒化膜などの水分を透さない無機膜を使用することも
可能となり、安価で高信頼性のめる半導体装置の製造が
可能となる。これは、シリコン系Ｍ榛１１合物ケ用いる
ことにより、厚膜形成が可能となり、かつ有機成分の半
分以上全除去することによシ、無機膜との熱的、磯誠的
整合性が得られるためである。またこの層間絶縁膜紮塗
布可能でらるから、塗布面上會平担化でき、断憩防止等
の効果がある。
マ窒化膜などの水分を透さない無機膜を使用することも
可能となり、安価で高信頼性のめる半導体装置の製造が
可能となる。これは、シリコン系Ｍ榛１１合物ケ用いる
ことにより、厚膜形成が可能となり、かつ有機成分の半
分以上全除去することによシ、無機膜との熱的、磯誠的
整合性が得られるためである。またこの層間絶縁膜紮塗
布可能でらるから、塗布面上會平担化でき、断憩防止等
の効果がある。
（８）その他の変形例
上記実施例に示した構造以外に、シリコン有機化合物の
高耐熱性、容易塗布性を応用した第２図に示すような構
造も可能である。
高耐熱性、容易塗布性を応用した第２図に示すような構
造も可能である。
この場合、１層目Ａノ配線形成後、０ＶＤ−ＰＳＧ膜ｔ
１４ ｋ ０．６μｍ飯着し、その上にシリコンラダー
樹脂Ｑηを０．２μｍ塗布し、段差の緩和全行ない、そ
の上に２＃目Ａノ配線４、プラズマ窒化膜６盆形成する
。
１４ ｋ ０．６μｍ飯着し、その上にシリコンラダー
樹脂Ｑηを０．２μｍ塗布し、段差の緩和全行ない、そ
の上に２＃目Ａノ配線４、プラズマ窒化膜６盆形成する
。
こｉ″Ｌσ、上述の実施例のシリコンラダー樹脂のみに
よる層間絶縁膜の代りに、０ＶＤ−ＰＳＧ（ｌ噌とシリ
コンラダー樹脂αηのｍ−１２１１１−用いることｔ特
徴としたものである。本構造の場合、シリコンラダー樹
脂中の有機成分？上述の実施例の場合より多く残しても
、シリコンラダー樹脂膜が薄いため、最終保護膜（プラ
ズマ窒化ｇＫ）との整合性がとりやすい。
よる層間絶縁膜の代りに、０ＶＤ−ＰＳＧ（ｌ噌とシリ
コンラダー樹脂αηのｍ−１２１１１−用いることｔ特
徴としたものである。本構造の場合、シリコンラダー樹
脂中の有機成分？上述の実施例の場合より多く残しても
、シリコンラダー樹脂膜が薄いため、最終保護膜（プラ
ズマ窒化ｇＫ）との整合性がとりやすい。
第１図及び第２図は、本発明の各実施ガによる多層配線
構造ケ夫々示す各断面図である。なお、図面に示した符
号のうち、３及び４は配線、６はフラスマ窒化模、７及
び１７はシリコンラダー樹脂、１４はＯＶＤ−ｐｓＧｇ
Ｔ６る。
構造ケ夫々示す各断面図である。なお、図面に示した符
号のうち、３及び４は配線、６はフラスマ窒化模、７及
び１７はシリコンラダー樹脂、１４はＯＶＤ−ｐｓＧｇ
Ｔ６る。
Claims (1)
- 【特許請求の範囲】 １、配線と配線との間にこれらの電気的絶縁のために設
けられる層間絶縁膜か、有機成分の相当部分か除去され
たシリコンホ有機化合物からなっていること全特徴とす
る半導体装置。 ２、第１の配線上にシリコン糸Ｍ機化合物膜を形成する
工程と、このシリコン系Ｍａ化合物＠會酸化処理する工
程と、この熱処理後にその上に第２の配線を形成する工
程と全天々有することｔ−特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP601082A JPS58124246A (ja) | 1982-01-20 | 1982-01-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP601082A JPS58124246A (ja) | 1982-01-20 | 1982-01-20 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58124246A true JPS58124246A (ja) | 1983-07-23 |
Family
ID=11626741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP601082A Pending JPS58124246A (ja) | 1982-01-20 | 1982-01-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58124246A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5091340A (en) * | 1988-07-19 | 1992-02-25 | Nec Corporation | Method for forming multilayer wirings on a semiconductor device |
| US5420068A (en) * | 1991-09-27 | 1995-05-30 | Nec Corporation | Semiconductor integrated circuit and a method for manufacturing a fully planar multilayer wiring structure |
-
1982
- 1982-01-20 JP JP601082A patent/JPS58124246A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5091340A (en) * | 1988-07-19 | 1992-02-25 | Nec Corporation | Method for forming multilayer wirings on a semiconductor device |
| US5420068A (en) * | 1991-09-27 | 1995-05-30 | Nec Corporation | Semiconductor integrated circuit and a method for manufacturing a fully planar multilayer wiring structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200400560A (en) | Method of manufacturing semiconductor device having multilevel wiring | |
| JPS63107122A (ja) | 凹凸基板の平坦化方法 | |
| JPS58124246A (ja) | 半導体装置及びその製造方法 | |
| JP2823878B2 (ja) | 半導体集積回路の製造方法 | |
| JPH01150342A (ja) | 多層配線構造体及びその製造方法 | |
| JPS5842255A (ja) | 多層配線をもつ半導体実装基板とその製造方法 | |
| JPS6053051A (ja) | 半導体装置の製造方法 | |
| JPS61187346A (ja) | 絶縁膜構造および半導体装置 | |
| JPH0224382B2 (ja) | ||
| JP2006351877A (ja) | 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法 | |
| JPS6214444A (ja) | 半導体装置の製造方法 | |
| KR0127246B1 (ko) | 반도체 장치의 층간 절연막 형성방법 | |
| JPH0120531B2 (ja) | ||
| JPS6251242A (ja) | 多層配線の製造方法 | |
| JPS6337640A (ja) | 半導体装置の製造方法 | |
| JPS62154643A (ja) | 半導体装置の製造方法 | |
| JPS5874043A (ja) | 半導体装置 | |
| JPH0334558A (ja) | 多層配線構造体の製造方法 | |
| JPH01110749A (ja) | 半導体装置の製造方法 | |
| JPS63120445A (ja) | 半導体装置の製造方法 | |
| JPS63293862A (ja) | 段差を有する半導体基板の平坦化方法 | |
| JPS62133736A (ja) | 平坦化多層配線の形成法 | |
| JPS63140539A (ja) | 半導体装置の製造方法 | |
| JPS58216442A (ja) | アルミニウム配線の形成方法 | |
| JPS63226946A (ja) | 半導体装置 |