JPS58123750A - 集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は集積回路に係り、特に高密度化された大規模な
集積回路であってその動作試験および動作解析が可能な
集積回路（：、ｒＪＡする。

発明の技術的背景 集積回路は、技術の進歩−；伴ない、高密度化され、か
つ大規模化されつつある．大規模になれば、集積回路の
端子数も増加することは必須である。

背景技術の問題点 そこで問題となるのは、これらの集積回路の試験方法で
ある。従来の集積回路の構造にしたがって大規模化し、
かつこれを従来の試験方法と同様に試験する場合Ｃ二は
、多数のテスタービンな備えている試験装置が必要であ
ることは勿論、多種多様な動作機能が互いに集積回路内
で関連している動作を試験するためのテストプログラム
も膨大かつ複雑となり、その効率化を図ることができず
、まして集積回路内部の動作解析は困難である。

発明の目的 本発明は上記の事情に１みてなされたもので、内部で細
分化された複数のプ四ツクＣ：対する個別の動作試験が
可能となり、テストプログラムの効率化を図ることがで
き、容易に動作解析を行なうことができ、試験装置に多
くのテスタービンな必要とせず、大規模化可能な集積回
路を提供するものである。

発明の概要 すなわち本発明は、集積回路内部を面積的あるいは機能
別等により適当にブロック化し、それらブロック間の各
々の信号線に対して集積回路外部からの信号入力および
集積回路外部への信号出力が可能な信号端子を設けるよ
うにしたものであり、これによってブーツク別の動作試
験が可能Ｃ二なり、また上記信号端子の信号な確しする
ことで動作解析が容易になる。

発明の実施例 以下図面を参照して本発明の一実施例を詳細に説明する
。

第１図に示す集積回路においては、機能別岬によりたと
えば横方向が２区分されると共に縦方向が２区分され、
第１〜第４の回路プνツク１〜４（−細分化されている
。ここで５は集積回路の外鴫部に設けられた各種端子で
あり、６は隣り合う回路ブロック間に設けられた信号端
子である。そして隣り合う回路プはツク同志は相互間の
端子６を介して所要の接線がなされている。

次Ｃ：隣り合うブロックとしてたとえば第１ブロツク１
、第２ブロツク２を抽出し、この両ブ四ツク１，２間の
入力と出力と信号縁との接続関係の一例を第２図、１．
を参照して説明する。

＄１ブロック１から出力された信号巌は２系統（信号路
および分岐信号路）に分岐してそれぞれバッファ回路た
とえばゲー）Ｊ＃＊よび１１の入力として接続される。

このゲート１１の出力信号は信号−子１２を経てゲート
ＩＪの入力となり、このゲート１１の出力信号線は前記
ゲート１０の出力信号線と接続されて第２ブロツク２の
入力端に接続される。

上記第１ブロツク１の出力から第２ブロツク２の入力に
至るまでの接続と同様に第２ブロツク２の出力から第１
ブロツク１の入力に至るまでの接続がなされている。す
なわち第２ブロツク２から出力された信号線は２系統に
分岐してゲート１４および１５の入力として接続される
。

このゲート１１１ｊの出力信号は信号端子１６を経てゲ
ー）２Ｆの入力となり、このゲート１１の出力信号線は
前記ゲート１４の出力信号線と接続されて＄１ブロック
１の入力端に接続されている。

前述した各ゲートは、高インピーダンス状態になり得る
３ステ一ト回路であり、−この各ゲートのゲート制御信
号はゲート制御端子１８または１９によって制御される
。上記ゲート制御端子１８に集積回路外部から印加され
た信号は、インバータバッファ２０を経て前記ゲート１
０および１１のゲート制御信号となり、さらに上記イン
バータバッファ２０の出力（１号ハインバ＋　ｐ　バッ
ファ２１を経て前記ゲート１３のゲート制御信号左なる
。また前記ゲート制御端子１＃に集積回路外部から印加
された信号は、インバータバッファ２２を経て前記ゲー
ト１４および１５のゲート制御信号となり、さらに上記
インバータバッファ２２の出力信号はインバータバッフ
ァ２Ｊを経て前記ゲート１７のゲート制御信号となる。

而して前記各ゲートとしてゲート制御信号が低レベルの
ときに高インピーダンス状態になる３ステ一ト回路を用
いた場合について第２図の動作を説明する。まず、ゲー
ト制御端子１８に低レベルを、またゲート制御端子１り
に高レベルの信号を印加することにより第１ブロツク１
の動作試験が可能になる。すなわちこのときインバータ
バッファ２０の出力は高レベルになるの）ゲート１０お
−よび１１が開き、またインバータバッファ２１の出力
は低レベルになるのでゲート１３は高インピーダンス状
態になり、したがって信号端子１１でＩ８１ブロック１
からの出力信号がＮ認可能シーなる。−万、インバータ
バッファ２２の出力は低レベルになるのでゲート１４お
よび１５が高インピーダンス状態になり、またインバー
タバッファ２Ｊの出力は高レベルになるのでゲー）ＩＦ
が開き、シたがって集積回路外部から９１号端子１６を
経て第１ブロツク１に任意の信号が入力可能（：なる。

上記とは逆にゲート制御端子１１Ｃ：高レベルを、また
ゲート制御端子１＃に低レベルの信号を印加することに
より第２ブロツク２の動作試験が可能になる。すなわち
このときインバータバッファ２１の出力は高レベルにな
るのでゲート１４および１１が開き、インバータバッフ
ァド・） ２１の出力は低レベルＣ：なるのでゲート１１は高イン
ピーダンス状態になり、したがって信号端子１６で第２
ブロツク２からの出力備号が確出力は低レベルになるの
でゲート１０および１１が高インピーダンス状態になり
、インバータバッファ２１の出力は高レベルになるので
ゲート１１が開き、したがって集積回路外部から信号端
子１２を経て第２ブロック２１−任意の信号が入力可能
になる。

１万、ゲート制御端子１８および１９に共に低レベルの
信号を印加することにより、ゲート１０および１４の信
号系統が開くので、第１ブロツク１と第２ブロツク２と
が共に動作可能状態となり、通常の集積回路として動作
可能になる。そしてこの通常の動作を行なっている場合
でも、前記ゲート１１および１５が開いているので両ブ
ロック間の信号が信号端子１２．１６に現われるため、
各ブロック１．２の動作確りが可能になる０、：。

なおゲート制御端子１８および１９は、上述したように
通常の集積回路として各ブロックｌ、ｊを動作させる場
合、共に低レベル（＆っ必要があるため、予め電＃Ｖｓ
ｓ（低レベル儒電源であって通常は接地電位）との間−
一それぞれ高抵抗を接続しておくと便利である。

第３図は第２図の変形例を示すものであり、前述した実
施例では両プ四ツク１．２間の入力と出力の伯彎方向に
Ｆじてゲート制御端子１８．１＃を設けそおり、共通の
ゲート制御線が４本（２４，２５，ＩＩＩ、２１）必要
であったが、これを２本のゲーＦ制御線２１１，２９７
−減少させたものである。すなわち第３因の回路は、第
２図の回路に比べてゲート制御端子１８．１９およびゲ
ート制御線の接続が異なり、その他は同じであるので第
３図中第２図と同一部分は同一符号を付してその説明を
省略し、以下異なる点を中心に説明する。ゲート制御端
子ＩＩＩは、第１ブロツク１または第２ブロツク２を試
験するための信号端子１＃および１２と集積回路外部と
の間での信号の入力または出力を制御するために低レベ
ルまたは高レベルの外部信号が印加されるものであり、
またゲート制御端子１８は通常の集積回路として全ブロ
ック１．２を動作させるために低レベルの外部信号が印
加されるものである。これらのゲート制御端子１８゜１
ｔの印加信号は共にバッファゲート３０の入力信号とな
り、このバッファゲート３０の出力信号はゲート１０．
１１および１１のゲート制御信号となり、またこのバッ
ファゲート３０の出力信号は前記ゲート制御端子１＃か
らの印加信号と共に次設のバッファゲート３１の入力と
なる。このバッフアゲ−）ＪＪの出力信号は、ゲート１
１ｔ、１４および１５のゲート制御信号として入力する
。

而して上記パックアゲートＳＯおよび３１を共にナンド
回路で構成した場合について第３図の動作を説咀する。

まず、第２ブロツク１を試験する場合、ゲート制御端子
１８および１９に共に高レベルな印加す４とのときバッ
ファゲート３０の出力は低レベルＣ二な芯ので、ゲート
１０．１１および１１は高インピーダンス状態になり、
またバッファゲート３１の出力は扁しペルになるので、
ゲート１１．１４および１５は開く。したがって信号−
子ｉｔ；において第２ブロツク２からの出力信号が［９
可能になり、また集積回路外部から信号端子１２を経て
第一２ブロツク２に任意の信号が入力可能になる。

上記とは逆に＄１ブロック１を試験する場合、ゲート制
御端子１９に低レベルを、またゲート制ｋｌ端子１８に
高レベルを印加する。このときバッファゲート３０の出
力は高レベルになるので、ゲート１０．１１および１１
が開き、またバッファゲート３１の出力は低レベルにな
るのでゲー）１３．Ｊ４および１５が高インピーダンス
伏動となる。したがって、信号端子１２において第１ブ
ロツク１からの出力信号がｍｕ可能になり、また集積回
路外部から信号端子ＩＩＩを経て第１ブロツク１に任意
の信号が入力可能になる。

端方、通常の集積回路として全ブロック１゜２を動作さ
せる場合、ゲート制御端子１１１ｍ低レベルを印加する
だけでよい。このため予めゲート制御端子１８はＶ−−
電源に高抵抗で接続しておくと便利である。このとき、
バッファゲートＪ０の出力およびバッファゲート３１の
出力は共ζ：高レベルになり、ゲート１０，１１゜１ｊ
、３４．Ｊｊおよび１１は全て翻くので、両ブｐツク１
，２間で信号の人、出力が可能になる。この場合、各ブ
ロックからの出力が２系統に分岐されたのち同一信号線
に接続されるので、この２系統に分岐された信号同志の
極性が勢しくなるよう（二回路を構成しておく必要があ
る。あるいは各ブロック毎の試験を終了した後で前記ゲ
ート１３の出力線およびゲー）１１の出力線をそれぞれ
電気的に切断（図中点線のｘ印で表わす、）シておくよ
うにしてもよく、こうすれば全ブロックを通常の集積回
路として動作させる場合に前記２系統に分岐された信号
同志の極性を合わせ門）・必要がなく、また上記電気的
に切断された各信号線による負荷容量の影−が軽減され
るようになる。

さらに各ブロック毎の試験終了後に、前記ゲ一）″１３
および１２の各出力線のほか前記ゲート１１および１５
の各入力線をそれぞれ電気的に切断しておけば、この各
入力線による負荷容量の１会も軽減されるようになる。

但しこの場合には信号端子１２および１６に両ブロック
１．２間の信号が現われなくなるため、通常の集積回路
としての動作時に上記信号端子１２および１６での動作
ｉｉ認が不可能になる。

なお第２図あるいは′／ｓ３図に示したようにブロック
相互接続は、１８１図における隣り合うブロック相互間
、すなわち第１ブロツク１と第４ブロツク４との間、第
２ブロツク２と第３ブロツク３との間、第３ブロツク１
と第４ブロツク４との間でも同様に行なわれ万おり、し
たがってそれぞれ隣り合うブロック相互間で第２図ある
いは第３図を参照して前述したと同様の動作が得られる
。

またゲート制御端子１８および１＃は、集積回路内に各
々１個以上設けられていればよい。

′発明の効果 上述したよう（二本発明の集積回路によれば、内部の複
数のブロックを個別に動作試験を行なうことができるの
で、ブロック単位＆：少ないテストプログラムによって
効率的に試験でき、またテスタービンが少ない試験装置
によっても試験を行なうことができる。また通常の状態
として集積回路が動作中でも、信号端子によりブロック
間の信号を集積回路外部から確認できるので、集積回路
内部の動作解析が容ｌである。

【図面の簡単な説明】

第１図は本発明ｉ＝係る集積回路の一実施例の概略的に
示す構成説明図、第２図は第１図の要部を取り出し、て
警す構成説明図、１８３図はｉ１２図の変形例を示す構
成説明図である。 １〜４−・・回路てロック、１０，１１．１Ｂ。 １４、Ｉｌｒ、ＩＴ・・・バッファゲート、１２゜１５
・・・信号端子。 出願入代通人　弁理士　鈴　江　君　彦ｔｉｌｌ ３　　　　４　　　　。 矛２Ｉｌ

Claims (2)

【特許請求の範囲】
1. （１）集積回路内の隣り合う回路ブロック相互間で１万
   のブロックの出力と他方のブロックの入力とを接続する
   信号路に挿入されたＩＪＩのバッファ回路と、前記信号
   路に分岐接続され前記−万のブロックから出力される信
   号を分岐する分岐信号路と、この分岐信号路に順次挿入
   された第２のバッファ回路およびその出力線が前記第１
   のバッファ回路の出力線に接続される第３のバッファ回
   路と、この第３のバッファ回路と前記第２のバッファ回
   路との間で前記分岐信号路ｇ：設けられ集積回路外部と
   の間で信号の人、出力が可能な信号端子とを興備するこ
   とを特徴とする集積回路。
2. （２）前記Ｉ８１および第２、第３のバッファ回路とし
   てそれぞれ出力状態の１つとして高インピーダンス状態
   になる３ステ一ト回路が用いられると共にゲート制御信
   号により所定の制御が行なわれることを特徴とする特許 求の範囲第１項記載の集積回路。