JPS62203324A - チツプ品名判別回路内蔵の集積回路 - Google Patents
チツプ品名判別回路内蔵の集積回路Info
- Publication number
- JPS62203324A JPS62203324A JP4572886A JP4572886A JPS62203324A JP S62203324 A JPS62203324 A JP S62203324A JP 4572886 A JP4572886 A JP 4572886A JP 4572886 A JP4572886 A JP 4572886A JP S62203324 A JPS62203324 A JP S62203324A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bidirectional
- circuit
- product name
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 34
- 238000012360 testing method Methods 0.000 claims abstract description 30
- 239000000872 buffer Substances 0.000 claims abstract description 20
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 238000013102 re-test Methods 0.000 abstract description 2
- 239000002699 waste material Substances 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は集積回路の品名を確認できるようにした集積
回路に関する。
回路に関する。
「従来の技術」
従来においては、集積回路とその回路試験に必要なテス
トパターンとの品名対応はテストパターンが記憶される
媒体上の管理に委ねられていた。
トパターンとの品名対応はテストパターンが記憶される
媒体上の管理に委ねられていた。
「発明が解決しよ５とする問題点」
このように従来においては集積回路とその回路試験に必
要なテストパターンとの品名対応は、テストパターンが
記憶される媒体上の管理知委ねられていたため、集積回
路の少量多品種化の傾向が強まるにつれて集積回路チッ
プとテストパターンとの対応確認に不整合が生じやすい
環境となり、試験のやり直し、不良解析等に無駄な時間
を要することが起こりやすいという欠点があった。
要なテストパターンとの品名対応は、テストパターンが
記憶される媒体上の管理知委ねられていたため、集積回
路の少量多品種化の傾向が強まるにつれて集積回路チッ
プとテストパターンとの対応確認に不整合が生じやすい
環境となり、試験のやり直し、不良解析等に無駄な時間
を要することが起こりやすいという欠点があった。
Ｆ間厘点を解決するための手段」
この発明によればチップ品名を判別するためのテストパ
ターンを入出力する任意の数の双方向端子と、その双方
向端子に接続された双方向バッファと、前記双方向バッ
ファを制御する信号が入力される制御端子と、双方向バ
ッファの入カイ（ソファの出力側に接続され、入力され
たテストパターンからチップ品名を判別し、判別信号を
出力するチップ品名判別信号の生成回路とが集積回路チ
ツプに内蔵されている。
ターンを入出力する任意の数の双方向端子と、その双方
向端子に接続された双方向バッファと、前記双方向バッ
ファを制御する信号が入力される制御端子と、双方向バ
ッファの入カイ（ソファの出力側に接続され、入力され
たテストパターンからチップ品名を判別し、判別信号を
出力するチップ品名判別信号の生成回路とが集積回路チ
ツプに内蔵されている。
集積回路チップの試験の際にそのチップ品名を示すテス
トパターンを双方向端子に入力し、かつ双方向バッファ
を入力方向にすることにより、テストパターンがチップ
品名判別信号の生成回路に入力されて、判別され、その
チップ品名判別信号の生成回路の中力の状態から、入力
されたテストパターンと集積回路との整合性を簡単に検
出することができる。
トパターンを双方向端子に入力し、かつ双方向バッファ
を入力方向にすることにより、テストパターンがチップ
品名判別信号の生成回路に入力されて、判別され、その
チップ品名判別信号の生成回路の中力の状態から、入力
されたテストパターンと集積回路との整合性を簡単に検
出することができる。
「実施例」
次Ｋ、この発明について図面を参照して説明する。第１
図はこの発明の実施例の要部を示し、４ビツトのチップ
品名判別パターンに適用した場合であり、第２図は第１
図の真理値衣である。
図はこの発明の実施例の要部を示し、４ビツトのチップ
品名判別パターンに適用した場合であり、第２図は第１
図の真理値衣である。
集積回路チップにこの発明ではチップ品名判別回路が内
蔵される。このチップ品名判別回路は双方向端子１１〜
１４と、双方向端子１１〜１４に接続された双方向バッ
ファ２１〜２４と、チップ品名判別回路制御端子１１と
、チップ品名判別信号の生成回路１２とから構成される
。
蔵される。このチップ品名判別回路は双方向端子１１〜
１４と、双方向端子１１〜１４に接続された双方向バッ
ファ２１〜２４と、チップ品名判別回路制御端子１１と
、チップ品名判別信号の生成回路１２とから構成される
。
チップ品名判別回路制御端子１１のチップ品名判別回路
制御信号１３が”Ｏ１ｌ信号時は双方向バッファ２１〜
２４は内部論理回路２４の出力信号３１〜３４をそれぞ
れ双方向端子１１〜１４に出力し、双方向バッファ１４
は双方向端子１５から入力された信号を内部論理回路２
４へ入力信号１６として入力する回路構成となり、集積
回路本来の機能をはたす。
制御信号１３が”Ｏ１ｌ信号時は双方向バッファ２１〜
２４は内部論理回路２４の出力信号３１〜３４をそれぞ
れ双方向端子１１〜１４に出力し、双方向バッファ１４
は双方向端子１５から入力された信号を内部論理回路２
４へ入力信号１６として入力する回路構成となり、集積
回路本来の機能をはたす。
その集積回路の回路試験時には、端子１１のチップ品名
判別回路制御信号１３をｌゝ１″レベルにしてファン・
アウト用ゲート１７を通して、双方向バッファ２１〜２
４の信号導通方向を切り換えて、双方向端子１１〜１４
に与えられた集積回路個有のチップ品名判別パターン信
号４１〜４４を双方向バッファ２１〜２４を通じて取り
込み、チップ品名判別信号の生成回路１２に入力してチ
ップ品名判別信号１８を生成し、このチップ品名判別信
号１８を、制御信号１３により信号導通方向が切り換え
られた双方向バッファ１４を通して双方向端子１５に出
力し、この双方向端子１５の信号の状態からその集積回
路チップとテストパターンとの適合・不適合を判定する
。
判別回路制御信号１３をｌゝ１″レベルにしてファン・
アウト用ゲート１７を通して、双方向バッファ２１〜２
４の信号導通方向を切り換えて、双方向端子１１〜１４
に与えられた集積回路個有のチップ品名判別パターン信
号４１〜４４を双方向バッファ２１〜２４を通じて取り
込み、チップ品名判別信号の生成回路１２に入力してチ
ップ品名判別信号１８を生成し、このチップ品名判別信
号１８を、制御信号１３により信号導通方向が切り換え
られた双方向バッファ１４を通して双方向端子１５に出
力し、この双方向端子１５の信号の状態からその集積回
路チップとテストパターンとの適合・不適合を判定する
。
第１図では集積回路個有のチップ品名判別パターンを４
ピツトで示しており、指定のチップ品名判別パターｙ′
″１１１ 、 ＩＩ゛Ｑｌｌ 、 ＩＩＱＩＩ 、
１１１１１がそれぞれ双方向端子”１＋ １２＋
１３＋ １４に入力された時のみ、判別観測点である双
方向端子１５ Ｋ ”１”が出力されるチップ品名判別
信号１８の生成回路１２を構成し、それ以外のチップ品
名判別パターンが入力された場合は１１Ｑ１１のチップ
品名判別信号１８が出力され、チップ品名の確認と回路
試験時のテストパターンとの適合確認が容易に行うこと
ができる。
ピツトで示しており、指定のチップ品名判別パターｙ′
″１１１ 、 ＩＩ゛Ｑｌｌ 、 ＩＩＱＩＩ 、
１１１１１がそれぞれ双方向端子”１＋ １２＋
１３＋ １４に入力された時のみ、判別観測点である双
方向端子１５ Ｋ ”１”が出力されるチップ品名判別
信号１８の生成回路１２を構成し、それ以外のチップ品
名判別パターンが入力された場合は１１Ｑ１１のチップ
品名判別信号１８が出力され、チップ品名の確認と回路
試験時のテストパターンとの適合確認が容易に行うこと
ができる。
「発明の効果」
以上説明したようにこの発明は、チップ品名を判別する
ためのテストパターンを入出力する任意の数の双方向端
子と、双方向バッファと、前記双方向バッファを制御す
る制御端子と、入力されたテストパターンからチップ品
名を判別し、判別信号を出力するアップ品名ｔＩ別信号
の生成回路とを集積回路チップに内蔵することにより、
回路試験上でチップとテストパターンの対応確認がとれ
るので、両者の不整合が原因のテストのやり直し、不良
解析不能やテストパターン記憶媒体上の管理再確認等の
無駄な時間を除くことができる効果がある。
ためのテストパターンを入出力する任意の数の双方向端
子と、双方向バッファと、前記双方向バッファを制御す
る制御端子と、入力されたテストパターンからチップ品
名を判別し、判別信号を出力するアップ品名ｔＩ別信号
の生成回路とを集積回路チップに内蔵することにより、
回路試験上でチップとテストパターンの対応確認がとれ
るので、両者の不整合が原因のテストのやり直し、不良
解析不能やテストパターン記憶媒体上の管理再確認等の
無駄な時間を除くことができる効果がある。
第１図はこの発明のチップ品名判別回路内蔵の集積回路
の要部を示す図、第２図は第１図の真理値表を示す図で
ある。 １１〜１４． １５ ：双方向端子、２１〜２４，１４
：双方向バッファ、３１〜３４，１６：内部論理回路の
出力信号、４１〜４４：チップ品名判別パターン信号、
１１：チップ品名判別回路制御端子、１２：チップ品名
判別信号の生成回路、１３；チップ品名判別回路制御信
号、１７：ファン・アウト用ゲート、１８：チップ品名
判別信号。
の要部を示す図、第２図は第１図の真理値表を示す図で
ある。 １１〜１４． １５ ：双方向端子、２１〜２４，１４
：双方向バッファ、３１〜３４，１６：内部論理回路の
出力信号、４１〜４４：チップ品名判別パターン信号、
１１：チップ品名判別回路制御端子、１２：チップ品名
判別信号の生成回路、１３；チップ品名判別回路制御信
号、１７：ファン・アウト用ゲート、１８：チップ品名
判別信号。
Claims (1)
- （１）チップ品名を判別するためのテストパターンを入
出力する双方向端子と、 その双方向端子に接続された双方向バッファと、前記双
方向バッファを制御する信号が入力する制御端子と、 前記双方向バッファ中の入力バッファの出力側に接続さ
れ、入力されたテストパターンからチップ品名を判別し
、判別信号を出力するチップ品名判別信号の生成回路と
を内蔵したチップ品名判別回路内蔵の集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4572886A JPS62203324A (ja) | 1986-03-03 | 1986-03-03 | チツプ品名判別回路内蔵の集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4572886A JPS62203324A (ja) | 1986-03-03 | 1986-03-03 | チツプ品名判別回路内蔵の集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62203324A true JPS62203324A (ja) | 1987-09-08 |
Family
ID=12727377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4572886A Pending JPS62203324A (ja) | 1986-03-03 | 1986-03-03 | チツプ品名判別回路内蔵の集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62203324A (ja) |
-
1986
- 1986-03-03 JP JP4572886A patent/JPS62203324A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4812678A (en) | Easily testable semiconductor LSI device | |
| US4485472A (en) | Testable interface circuit | |
| US5442643A (en) | Integrated circuit chip with testing circuits and method of testing the same | |
| US5940783A (en) | Microprocessor and method of testing the same | |
| JPS61272668A (ja) | システムｌｓｉ | |
| JPS62203324A (ja) | チツプ品名判別回路内蔵の集積回路 | |
| US6256761B1 (en) | Integrated electronic module with hardware error infeed for checking purposes | |
| JPS6039186B2 (ja) | 半導体素子 | |
| JP2595263B2 (ja) | テストパターン自動作成方式 | |
| JPH0223432A (ja) | 自己診断方式 | |
| JPH02128462A (ja) | 半導体集積回路装置 | |
| JPH026772A (ja) | 集積回路 | |
| JPS6138576A (ja) | 半導体集積回路 | |
| JPH04128666A (ja) | 半導体集積回路 | |
| JP2024030167A (ja) | 半導体テスト装置及び半導体テスト方法 | |
| JPS6161428B2 (ja) | ||
| JPH0226748B2 (ja) | ||
| JPH03120697A (ja) | 集積回路装置 | |
| JPH01101478A (ja) | 集積回路 | |
| JPH08152459A (ja) | 半導体装置及びその試験方法 | |
| JPS6095370A (ja) | 集積回路装置 | |
| JPS59211123A (ja) | 半導体集積回路 | |
| JPS62145171A (ja) | ボ−ドテスト装置 | |
| JPS60147127A (ja) | 内部信号テスト回路付集積回路 | |
| JPS63301553A (ja) | 半導体集積回路装置 |