JPS58116842A - 中継同報装置のデ−タ処理方法 - Google Patents
中継同報装置のデ−タ処理方法Info
- Publication number
- JPS58116842A JPS58116842A JP56212926A JP21292681A JPS58116842A JP S58116842 A JPS58116842 A JP S58116842A JP 56212926 A JP56212926 A JP 56212926A JP 21292681 A JP21292681 A JP 21292681A JP S58116842 A JPS58116842 A JP S58116842A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- path
- bits
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/16—Arrangements for providing special services to substations
- H04L12/18—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、開始を示すnビットからなる開始部と、伝送
すべき情報を示すデータ部と、終結を示・すnビットか
らなる終結部より構成されたデータを中継゛同報する中
継同報装置に用いられるデータ処理方法に関するもので
ある。
すべき情報を示すデータ部と、終結を示・すnビットか
らなる終結部より構成されたデータを中継゛同報する中
継同報装置に用いられるデータ処理方法に関するもので
ある。
第1図に、一般に関われるデータ分示す。alはデータ
の開始を示す8ビツトからなるフラグパターン、blは
Oまたは1より成る伝送すべき情報を示すデータ部、C
1はデータの終結を示す8ビツトからなるフラグパター
ンである。フラグパターンaおよびα、は%0にはさま
れた6ピツトの1で構成されている。データ部す、の0
と1のパターンは、伝送すべき情報によって規定される
。したがって、データ’Ib1にフラグパターンa1ま
たはC1と同一の0と1のパターンが出現する。T相性
がある。そこで、データ部す、内にフラグパターンと同
一のデータパターンが出現する場合、データ部b1にフ
ラグパターンと同一のパターンが出現しないようにする
ゼロインサーションと呼ばれる処理を、データパターン
に施す。
の開始を示す8ビツトからなるフラグパターン、blは
Oまたは1より成る伝送すべき情報を示すデータ部、C
1はデータの終結を示す8ビツトからなるフラグパター
ンである。フラグパターンaおよびα、は%0にはさま
れた6ピツトの1で構成されている。データ部す、の0
と1のパターンは、伝送すべき情報によって規定される
。したがって、データ’Ib1にフラグパターンa1ま
たはC1と同一の0と1のパターンが出現する。T相性
がある。そこで、データ部す、内にフラグパターンと同
一のデータパターンが出現する場合、データ部b1にフ
ラグパターンと同一のパターンが出現しないようにする
ゼロインサーションと呼ばれる処理を、データパターン
に施す。
第2図(At (B)は、データ部内にフラグパターン
と同一のデータパターンが出現する場合に、データパタ
ーンに対し施されるゼロインサーション処理を示す図で
ある。第2図(Aは、ゼロインサーション処理される前
のデータ部であり、データ部に第1図に示すフラグパタ
ーンd1または01と同一のデータパターンa2が存在
する場合を示している。このような場合に、ゼロインサ
ーション処理ヲ施すねばならない。ゼロインサーション
処理とは、データ部内に1が6つ連続して出現する場合
に、連続した1のあとへ07FI:入れる処理である。
と同一のデータパターンが出現する場合に、データパタ
ーンに対し施されるゼロインサーション処理を示す図で
ある。第2図(Aは、ゼロインサーション処理される前
のデータ部であり、データ部に第1図に示すフラグパタ
ーンd1または01と同一のデータパターンa2が存在
する場合を示している。このような場合に、ゼロインサ
ーション処理ヲ施すねばならない。ゼロインサーション
処理とは、データ部内に1が6つ連続して出現する場合
に、連続した1のあとへ07FI:入れる処理である。
第2図(B)は、第2図(八に示したデータパターンに
対して、ゼロインサーション処理を施した後のデータパ
ターンを示している。b2は、a2に対しゼロイサ〜ジ
ョンされたデータパターンであり、c2ハゼロインサー
シミンされたOを示す。したがりて、ゼロインサーショ
ン処理のため一般に通信路上を流れるデータ部の総ピッ
ト数は、8の倍数とならないっ第3図は、中継回報装置
の使用される伝送系を云す図である。31.32は送信
局、33は中継回報装置、34は受信局、A、B、Qは
通信路を示す。中継同報装置33は、2つの通信路A、
Bより入力したデータを1つの通信路Cへ送出する機能
を持つ。データは通信路A、B上をランダムに流れる。
対して、ゼロインサーション処理を施した後のデータパ
ターンを示している。b2は、a2に対しゼロイサ〜ジ
ョンされたデータパターンであり、c2ハゼロインサー
シミンされたOを示す。したがりて、ゼロインサーショ
ン処理のため一般に通信路上を流れるデータ部の総ピッ
ト数は、8の倍数とならないっ第3図は、中継回報装置
の使用される伝送系を云す図である。31.32は送信
局、33は中継回報装置、34は受信局、A、B、Qは
通信路を示す。中継同報装置33は、2つの通信路A、
Bより入力したデータを1つの通信路Cへ送出する機能
を持つ。データは通信路A、B上をランダムに流れる。
また、通信路A、B上にデータの存在する時間は、通信
路C,J:にデータの在存する時間の半分以下とする。
路C,J:にデータの在存する時間の半分以下とする。
第4図は、従来の中継回報装置のブロックを示す図であ
る。41.42は、データより開始部及び終結部を取り
除き、データ部よりゼロインサーションされた0を取り
除く回路、43は入力データの選択回路、44は入力デ
ータを一時的に記憶する回路、46は出力データの選択
回路、46は、バイト単位データをシリアルデータに変
換する回路、47はデータにゼロインサーション処iT
hおこない、データの開始、終結を示すフラグパターン
と取り付は送出する回路を示す。A、Bは、中継回報装
置へ入力する通信路、D、Eけ、抽出し゛たデータの経
路、Fは記憶部を介さずデータを出力する経路、Gは記
憶部へデータを入力する経路、Hは記憶部よりデータ金
出力する経路、■は出力されるバイト単位データの経路
、Iはンリアルに変換されたデータの経路、Cは中継回
報装置より出力される通信路を示す。通信路A、B上の
データが、時間差を持りて中継回報装置に入力される場
合は、入力データ選択回路43は先にデータの来た通信
路A、またはBを経路Fと接続し、出力データ選択回路
45Fi経路Fと通信路Cを接続する。また通信路A、
Bよりデータが、同時もしくは重なり合って、入力する
場合は、入力データ選択回路43は、一方の通信路を経
路Fへ接続し、他方の通信路を経路Gへ接続する。経路
F上のデータが送出完了後、記憶部44に蓄積されたデ
ータを経路Hi通し通信路Cへ出力する。
る。41.42は、データより開始部及び終結部を取り
除き、データ部よりゼロインサーションされた0を取り
除く回路、43は入力データの選択回路、44は入力デ
ータを一時的に記憶する回路、46は出力データの選択
回路、46は、バイト単位データをシリアルデータに変
換する回路、47はデータにゼロインサーション処iT
hおこない、データの開始、終結を示すフラグパターン
と取り付は送出する回路を示す。A、Bは、中継回報装
置へ入力する通信路、D、Eけ、抽出し゛たデータの経
路、Fは記憶部を介さずデータを出力する経路、Gは記
憶部へデータを入力する経路、Hは記憶部よりデータ金
出力する経路、■は出力されるバイト単位データの経路
、Iはンリアルに変換されたデータの経路、Cは中継回
報装置より出力される通信路を示す。通信路A、B上の
データが、時間差を持りて中継回報装置に入力される場
合は、入力データ選択回路43は先にデータの来た通信
路A、またはBを経路Fと接続し、出力データ選択回路
45Fi経路Fと通信路Cを接続する。また通信路A、
Bよりデータが、同時もしくは重なり合って、入力する
場合は、入力データ選択回路43は、一方の通信路を経
路Fへ接続し、他方の通信路を経路Gへ接続する。経路
F上のデータが送出完了後、記憶部44に蓄積されたデ
ータを経路Hi通し通信路Cへ出力する。
上記のような中継回報装置内部の処理は、バイト単位で
おこなわれる。そのために、従来では通信部A、Bより
入力されたデータよ扶伝送すべきデータ部のみを抽出し
、バイト単位で中継回報処理が完了後、再び、データ部
にゼロインサーション処理をおこない、開始部、終結部
をと9つける処理をおこなっており、この処理をおこな
うために、中継回報処理の前、陵に複雑な回路を必要と
する欠点を有していた。
おこなわれる。そのために、従来では通信部A、Bより
入力されたデータよ扶伝送すべきデータ部のみを抽出し
、バイト単位で中継回報処理が完了後、再び、データ部
にゼロインサーション処理をおこない、開始部、終結部
をと9つける処理をおこなっており、この処理をおこな
うために、中継回報処理の前、陵に複雑な回路を必要と
する欠点を有していた。
本発明の目的は、終結部のあとに、一定数の無効データ
を付加したものを、中継同報装置内部でのデータとして
処理することにより、データから開始部、終結部を除去
し、データ部よりゼロインサーションされた0を除去す
る回路、およびデータの送信時にゼロインサーション処
理をおこない、開始部、終結部を取り付ける回路を不要
とし、中継回報装置の回路を簡単にできる中継回報装置
のデータ処理方法を提供することにある。
を付加したものを、中継同報装置内部でのデータとして
処理することにより、データから開始部、終結部を除去
し、データ部よりゼロインサーションされた0を除去す
る回路、およびデータの送信時にゼロインサーション処
理をおこない、開始部、終結部を取り付ける回路を不要
とし、中継回報装置の回路を簡単にできる中継回報装置
のデータ処理方法を提供することにある。
以下1本発明の一実施例について図面を参照して、説明
する。
する。
第5図は本発明の一実施例を示す構成図である。
51.52はデータの終結部のあとに一定数の無効デー
タと追加し、処理するデータの総ピット数を8の倍数と
する回路、53は入力データの選択回路、54は入力デ
ータを一時的に記憶する回路、65は出力データの選択
回路、66はバイト単位のパラレルデータをシリアルデ
ータに変換する回路を示す。A、Bは中継同報装置へ入
力する通信路、K、Lは中継回報装置内部で処理される
データの経路、Fは記憶回路64と介さずにデータt出
力する経路、Gはデータを記憶回路54へ入力させる経
路、Hは記憶回路64へ蓄えられたデータを出力する経
路、■は出力されるバイト嘔位データの経路、Cは中継
同報装置より出力される通信路と示している。
タと追加し、処理するデータの総ピット数を8の倍数と
する回路、53は入力データの選択回路、54は入力デ
ータを一時的に記憶する回路、65は出力データの選択
回路、66はバイト単位のパラレルデータをシリアルデ
ータに変換する回路を示す。A、Bは中継同報装置へ入
力する通信路、K、Lは中継回報装置内部で処理される
データの経路、Fは記憶回路64と介さずにデータt出
力する経路、Gはデータを記憶回路54へ入力させる経
路、Hは記憶回路64へ蓄えられたデータを出力する経
路、■は出力されるバイト嘔位データの経路、Cは中継
同報装置より出力される通信路と示している。
通信路A、普たはBよりデータが入力すると、回路61
または52で、入力データの終結部のあとに無効データ
を追加して、中継回報装置内部で処理できる総ビット数
が8の倍数のデータを構成する。以下、回路53,54
,66.57を用いておこなわれる中継回報処理は、従
来のものと同一である。つまり、通信路A、Bのデータ
が、時間差を持って中継回報装置に入力される場合は、
入力データ選択回路53は先にデータの来た通信路Aま
たはB′f、経路Fと接続し、出力データ選択回路66
は経路Fと通信路Cを接続する。また通信路A、Bより
データが同時もしくは重なり合って入力する場合は、入
力データ選択回路63は一方の通信路を経路Fへ接続し
、他方の通信路を経、路Gへ接続する。経路F上のデー
タが送出完了後、記憶回路64に蓄積されたデータを経
路H全通し通信路Cへ出力する。ただし、データを通信
路Cへ出力する際に、従来の中継回報装置と違い、送出
データを再構成することなく、装置内部で処理されたデ
ータをそのまま出力することができる。
または52で、入力データの終結部のあとに無効データ
を追加して、中継回報装置内部で処理できる総ビット数
が8の倍数のデータを構成する。以下、回路53,54
,66.57を用いておこなわれる中継回報処理は、従
来のものと同一である。つまり、通信路A、Bのデータ
が、時間差を持って中継回報装置に入力される場合は、
入力データ選択回路53は先にデータの来た通信路Aま
たはB′f、経路Fと接続し、出力データ選択回路66
は経路Fと通信路Cを接続する。また通信路A、Bより
データが同時もしくは重なり合って入力する場合は、入
力データ選択回路63は一方の通信路を経路Fへ接続し
、他方の通信路を経、路Gへ接続する。経路F上のデー
タが送出完了後、記憶回路64に蓄積されたデータを経
路H全通し通信路Cへ出力する。ただし、データを通信
路Cへ出力する際に、従来の中継回報装置と違い、送出
データを再構成することなく、装置内部で処理されたデ
ータをそのまま出力することができる。
このように、本発明を実施した中継回報装置は、データ
に無効データを追加する回路を、通信路A。
に無効データを追加する回路を、通信路A。
Bの受信側につけるだけでよい。
次に、データの終結部のあとに無好データを追加するデ
ータ処理方法について実例を用いて説明するっ 第6図は、本発明により、中継同報装置で処理されるデ
ータを示す図である。C6はデータ全体と示し、総ビッ
ト数は8の倍数となっている。b6は8ビツトからなる
開始部、C6は不特定ピットからなるデータ部、C6は
8ビツトからなる終結部、C6は追加された無効データ
を示している。いま、データの総ピット数iNとし、あ
る数を8で除算した余りを 〔n〕8 の記号で示すと、データに追加すべき1の数は、本実施
例の場合、無好データとして最低8個以上連続した1企
必要とし、C6の総ビット数が8の倍数となるために、 8−(N〕8+8 で示される。
ータ処理方法について実例を用いて説明するっ 第6図は、本発明により、中継同報装置で処理されるデ
ータを示す図である。C6はデータ全体と示し、総ビッ
ト数は8の倍数となっている。b6は8ビツトからなる
開始部、C6は不特定ピットからなるデータ部、C6は
8ビツトからなる終結部、C6は追加された無効データ
を示している。いま、データの総ピット数iNとし、あ
る数を8で除算した余りを 〔n〕8 の記号で示すと、データに追加すべき1の数は、本実施
例の場合、無好データとして最低8個以上連続した1企
必要とし、C6の総ビット数が8の倍数となるために、 8−(N〕8+8 で示される。
第7図は、上記動作を実現する回路、つまり、第6図の
回路61、または62の内部ブロックと示す図である。
回路61、または62の内部ブロックと示す図である。
回路71は、フラグパターンを検出し、データの開始と
終結と出力するコンパレータ、回路72はデータに無効
データを追加するための制御信号を作る回路、回路73
はデータに無効データを追加する回路を示す。またAi
d、データの通る経路、Mはデータが経路A上にあるこ
と企示す経路、Nは無効データを追加するための経路、
Kは無効データと追加されたのちのデータが流れる経路
を示す。
終結と出力するコンパレータ、回路72はデータに無効
データを追加するための制御信号を作る回路、回路73
はデータに無効データを追加する回路を示す。またAi
d、データの通る経路、Mはデータが経路A上にあるこ
と企示す経路、Nは無効データを追加するための経路、
Kは無効データと追加されたのちのデータが流れる経路
を示す。
また、第8図は、第7図で示した回路の動作状態と示す
タイミング・チャートである。8Aは経路Ai流れるデ
ータ、8Bは回路71内で作られるフラグを示す信号、
8Cは回路71より出力されるデータが経路A上にある
ことを示す信号で、回路72へ入力する。8Dは回路7
2内で、データのビット数をカウントし8ビツトごとに
出力される信号、8Eは回路72より8 (N )s
十a ピ、トの無効データと追加するために出力さ
れる信号、8Fは回路73で無効データと追加され経路
Kを流れるデータを示している。
タイミング・チャートである。8Aは経路Ai流れるデ
ータ、8Bは回路71内で作られるフラグを示す信号、
8Cは回路71より出力されるデータが経路A上にある
ことを示す信号で、回路72へ入力する。8Dは回路7
2内で、データのビット数をカウントし8ビツトごとに
出力される信号、8Eは回路72より8 (N )s
十a ピ、トの無効データと追加するために出力さ
れる信号、8Fは回路73で無効データと追加され経路
Kを流れるデータを示している。
回路71は信号8Cによりデータが経路A上を流れてい
ることを示し、その間、回路73は経路AとKを接続す
る。また、回路72はデータのビット数?カウントして
信号8Di出力し、経路A上のデータ終了後、無効デー
タを選択する信号8Eを出力し、その信号8Eにより回
路73ij経路にと、データ1を接続する。そして、回
路72は、無効データが8ビツト以上送出され、経路に
上のデータの総ビット数が8の倍数となりたところで、
無効データ?選択する信号8Eiオンする。このように
して、回路73からは無効データが追加された総ビット
数が8の倍数であるデータ8Fが出力される。
ることを示し、その間、回路73は経路AとKを接続す
る。また、回路72はデータのビット数?カウントして
信号8Di出力し、経路A上のデータ終了後、無効デー
タを選択する信号8Eを出力し、その信号8Eにより回
路73ij経路にと、データ1を接続する。そして、回
路72は、無効データが8ビツト以上送出され、経路に
上のデータの総ビット数が8の倍数となりたところで、
無効データ?選択する信号8Eiオンする。このように
して、回路73からは無効データが追加された総ビット
数が8の倍数であるデータ8Fが出力される。
したがって、第7図で示した回路以降、中継回報処理は
バイト単位でおこなえ、また、データを通信路へ出力す
る時も、データに何らの処理をほどこすことなしに送出
できる0 本実施列は、n=8で、データの開始部、終結部を示す
パターンがフラグパターンで、かつ、無効データが連続
する1の場合であるが、n = 8以外で、開始部、終
結部を示すパターンがフラグパターンでなく、無効デー
タで連続する1でなくとも、本発明き適用することがで
きる。
バイト単位でおこなえ、また、データを通信路へ出力す
る時も、データに何らの処理をほどこすことなしに送出
できる0 本実施列は、n=8で、データの開始部、終結部を示す
パターンがフラグパターンで、かつ、無効データが連続
する1の場合であるが、n = 8以外で、開始部、終
結部を示すパターンがフラグパターンでなく、無効デー
タで連続する1でなくとも、本発明き適用することがで
きる。
以上詳述した如く、本発明はデータの終結部のあとに、
nビット以上の無効データf追加することにより、デー
タと無効データの総ビット数をnの倍数として、nビッ
ト単位で中継回報処理をおこなうものであゃ、中継回報
装置の回路構成を簡単にすることができる0
nビット以上の無効データf追加することにより、デー
タと無効データの総ビット数をnの倍数として、nビッ
ト単位で中継回報処理をおこなうものであゃ、中継回報
装置の回路構成を簡単にすることができる0
第1図は中継回報装置で送受信されるデータの構成を示
す図、第2図囚、β)はゼロインサーション処理を説明
するための図、第3図は中継回報装置を含んだ一般的な
伝送系を示すブロック図、第4図は従来の中継回報装置
を示すブロック図、第6図は本発明を実施するための中
継回報装置の構成例を示すブロック図、第6図は本発明
の方法により中継同報装置内部で処理されるデータの構
成を示す図、第7図は本発明を実施する要部ブロック図
、第8図は本発明の動作タイミングを示す図である。 alo・・・・開始部、bl・・書・・・データ部、C
1・・…1終結部、a2000フラグパターン、b2…
・・・ゼロインサーション後のパターン、C2・・・・
・台ゼロインサーションの0.31,32・拳・・・・
送信局、33・・・・・・中継同報装置、34・・・・
・・受信局、A、B。 C・・・・・・通信路、41.42”φ・・・データ部
抽出部、43・・Φ・・・入力データ選択部、44・・
・・・・記憶部、46・・・・・・出力データ選択部、
46・・・・・・シリアル変換部、47・・・・・・デ
ータ構成部、D。 E、F、G、f(、I、J・・・・Φ・経路、51,6
2・4・・・・・無効データ追加部、53・・・・・・
入力データ選択部、54・・・・・・記憶部、66・・
・・・・出力データ選択部、66・・・・・・シリアル
変換部、K、L・・・・・・経路、C6・・・・・Φデ
ータ、b6・・・・・・開始部、C6・・・・・・デー
タ部、C6・・・・・・終結部、C6・・・・・・無効
データ、71・・争・・・フラグ検出部、72・・l・
・無効データ追加信号生成部、73・拳・・・・無効デ
ータ追加部、M、 N 11+11111・・経路、8
A、8F・・・・・・データ、8B0・・・・フラグ検
出タイミング、8C・・・・・・データ検出タイミング
、8D・・・・・・バイト・データ・タイミング、8E
・・・・・拳無効データ追加タイミング。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 (A) 0IOIIIlllOf[0OOO0
01(8) 0101111101010000000
1−b2−一
す図、第2図囚、β)はゼロインサーション処理を説明
するための図、第3図は中継回報装置を含んだ一般的な
伝送系を示すブロック図、第4図は従来の中継回報装置
を示すブロック図、第6図は本発明を実施するための中
継回報装置の構成例を示すブロック図、第6図は本発明
の方法により中継同報装置内部で処理されるデータの構
成を示す図、第7図は本発明を実施する要部ブロック図
、第8図は本発明の動作タイミングを示す図である。 alo・・・・開始部、bl・・書・・・データ部、C
1・・…1終結部、a2000フラグパターン、b2…
・・・ゼロインサーション後のパターン、C2・・・・
・台ゼロインサーションの0.31,32・拳・・・・
送信局、33・・・・・・中継同報装置、34・・・・
・・受信局、A、B。 C・・・・・・通信路、41.42”φ・・・データ部
抽出部、43・・Φ・・・入力データ選択部、44・・
・・・・記憶部、46・・・・・・出力データ選択部、
46・・・・・・シリアル変換部、47・・・・・・デ
ータ構成部、D。 E、F、G、f(、I、J・・・・Φ・経路、51,6
2・4・・・・・無効データ追加部、53・・・・・・
入力データ選択部、54・・・・・・記憶部、66・・
・・・・出力データ選択部、66・・・・・・シリアル
変換部、K、L・・・・・・経路、C6・・・・・Φデ
ータ、b6・・・・・・開始部、C6・・・・・・デー
タ部、C6・・・・・・終結部、C6・・・・・・無効
データ、71・・争・・・フラグ検出部、72・・l・
・無効データ追加信号生成部、73・拳・・・・無効デ
ータ追加部、M、 N 11+11111・・経路、8
A、8F・・・・・・データ、8B0・・・・フラグ検
出タイミング、8C・・・・・・データ検出タイミング
、8D・・・・・・バイト・データ・タイミング、8E
・・・・・拳無効データ追加タイミング。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 (A) 0IOIIIlllOf[0OOO0
01(8) 0101111101010000000
1−b2−一
Claims (2)
- (1)開始を示すnビットからなる開始部と、伝送すべ
き情報からなるデータ部と、終結を示すnビットからな
る終結部とが、この順に配列されてなるデータの、前記
終結部の後に、nビット以上の無効データを付加するこ
とにより、前記データと前記無効データとの総ビット数
をnの倍数とすることを特徴とする中継回報装置のデー
タ処理方法。 - (2)開始部、および終結部がフラグパターンからなり
、nが8であり、無効データが連続する1の列からなる
ことを特徴とする特許請求の範囲第1項記載の中継回報
装置のデータ処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56212926A JPS58116842A (ja) | 1981-12-29 | 1981-12-29 | 中継同報装置のデ−タ処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56212926A JPS58116842A (ja) | 1981-12-29 | 1981-12-29 | 中継同報装置のデ−タ処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58116842A true JPS58116842A (ja) | 1983-07-12 |
Family
ID=16630569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56212926A Pending JPS58116842A (ja) | 1981-12-29 | 1981-12-29 | 中継同報装置のデ−タ処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58116842A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5662463A (en) * | 1979-10-27 | 1981-05-28 | Nippon Telegr & Teleph Corp <Ntt> | Dummy bit addition system to facsimile video signal |
-
1981
- 1981-12-29 JP JP56212926A patent/JPS58116842A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5662463A (en) * | 1979-10-27 | 1981-05-28 | Nippon Telegr & Teleph Corp <Ntt> | Dummy bit addition system to facsimile video signal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58200654A (ja) | 通信装置 | |
JP2964457B2 (ja) | 通信処理装置 | |
JP2825961B2 (ja) | Hdlc系データのatmセル処理装置 | |
JPS60148249A (ja) | メツセ−ジ除去方法 | |
US6934301B2 (en) | Method and apparatus for converting data packets between a higher bandwidth network and a lower bandwidth network | |
JP3439649B2 (ja) | パストレースチェック方法および装置 | |
JPH02226943A (ja) | ハイレベルデータリンク制御手順フレームを解析し且つ処理するためのシステム | |
KR0150211B1 (ko) | 네트워크 전송 매체로부터 네트워크상의 스테이션으로 데이타를 전송하기 위한 코드 포인트 | |
KR19990063291A (ko) | 동기 데이터 버스를 통해 비동기 데이터 스트림을 전송하는 방법, 및 그 방법을 실행하는 회로 장치 | |
EP0405577A2 (en) | Frame conversion circuit | |
JPS58116842A (ja) | 中継同報装置のデ−タ処理方法 | |
US5018171A (en) | Smoothing filter | |
JPH09153922A (ja) | フレームデータ変換回路 | |
JPH0439933B2 (ja) | ||
KR0138596B1 (ko) | 소용량 전전자 교환기의 중계선 정합장치 | |
JPH0720100B2 (ja) | フレーム同期装置 | |
SU955017A1 (ru) | Устройство дл сопр жени канала ввода-вывода с внешними устройствами | |
JP2951606B2 (ja) | 通信処理装置、パケッ卜交換機およびパケット処理方法 | |
JPH0532936B2 (ja) | ||
JPS6346838A (ja) | デ−タ受信方式 | |
JPH0642666B2 (ja) | フレ−ム同期方式及び装置 | |
JPS632184B2 (ja) | ||
KR920001548B1 (ko) | 북미방식 표준 프레임 구조를 갖는 디지탈 통신망의 채널 데이타 송수신 장치 및 방법 | |
JPH0720099B2 (ja) | フレーム同期方法及び装置 | |
JPH0317423B2 (ja) |