JPS58115838A - 積層型セラミツクバツケ−ジ - Google Patents

積層型セラミツクバツケ−ジ

Info

Publication number
JPS58115838A
JPS58115838A JP56214341A JP21434181A JPS58115838A JP S58115838 A JPS58115838 A JP S58115838A JP 56214341 A JP56214341 A JP 56214341A JP 21434181 A JP21434181 A JP 21434181A JP S58115838 A JPS58115838 A JP S58115838A
Authority
JP
Japan
Prior art keywords
ceramic
substrate
package
ceramic substrate
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56214341A
Other languages
English (en)
Inventor
Heihachi Fujii
藤井 平八
Sumio Nakano
澄夫 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Narumi China Corp
Original Assignee
Narumi China Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Narumi China Corp filed Critical Narumi China Corp
Priority to JP56214341A priority Critical patent/JPS58115838A/ja
Publication of JPS58115838A publication Critical patent/JPS58115838A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は複数枚のセラミック板を積層することによって
構成される積層型セラミツクツ(ツケージに関し、特に
、固体撮像装置を搭載するためのセラミックパッケージ
に関するものである。
最近、 CODあるいはMOS型の半導体素子を用いた
種々の固体撮像装置が提案されている。この固体撮像装
置を収納するパッケージは半導体メモリを収納するパッ
ケージに比較してキャビティの底面部が可成大きいのが
普通である。
このような固体撮像装置用パッケージを複数枚のセラミ
ックグリーンシートを積層同時焼成することによって製
作した場合、固体撮像装置を支持するセラミック基板に
反りが発生し、その上下幅は約100ミクロンにも達す
ることがある。また、同時に、前記セラミック基板の両
端に位置する位置決め用開孔にも歪みが生じる。
この反りあるいは歪みは光学系に悪影響を及ぼすと共に
、パッケージの位置決め寸法精度にも悪影響を及ぼすた
め、出来るだけ小さくする必要がある。
従来、パッケージにおける反りあるいは歪みをなくすた
めに、基板として、コパール等の金属板をセラミック板
の代りに使用することが提案されている。ここで2通常
、基板上には、固体撮像装置を搭載するための金メッキ
層が施されることを留意すると、前述したように、コバ
ールを用いて金メッキを施したのでは、基板の表裏に金
メッキ層が形成され、非常に高価なパッケージとなって
しまう。また、基板上にマスクを施して金メッキを行な
ったとしても、微細なパターンを形成することは通常の
メッキ技術では非常に困難である。
本発明の目的は基板における反り及び歪みを最小限に留
めることができる積層型セラミックパッケージを提供す
ることである。
本発明の他の目的は位置決め寸法精度の高い積層型セラ
ミックパッケージを提供することである。
本発明者等の知見によれば、熱圧着時にグリーンシート
の状態で基板上に積層される枠体に加えられる圧力が基
板上に不均一な圧力分布となってあられれ、この結果、
基板に反りあるいは歪みが発生することが判明した。こ
の知見に基き1本発明では、グリーンシートの状態では
圧力を加えることなく製作された反りあるいは歪みのな
いセラミックパッケージが得られる。
以下9図面を参照して説明する。
第1図を参照すると9本発明を適用できる積層型セラミ
ックパッケージの一例として、固体撮像装置用のパッケ
ージが例示されている。尚。
ここでは、キャップが取シ除かれた状態を示している。
図に示すように、積層型セラミックパッケージは底部を
形成するセラミック基板11と。
この基板11上に積層された額縁状のセラミック枠体1
2とを備え、枠体12は複数枚(この例では、2枚)の
セラミックフレームによって構成されている。このよう
に、セラミック基板11上にセラミック枠体12を積層
することによって。
内側に、マウント部及びキャビティが規定される。枠体
12はその上端面にキャップシール領域13を規定する
と共に、シール領域13とマウント部との間に、中間領
域14を規定している。したがって、複数枚のフレーム
は内側に段差ができるように積層されていることがわか
る。
セラミック基板11のマウント部には、メタライズ層1
5が被着されている。また、枠体12の中間領域14上
には、配線用のメタライズ層16が設けられている。こ
れらメタライズ層15及び16は金メッキ層によって被
覆されるのが普通である。
パッケージの対向する側部には、基板11から延びる一
対の位置決め用ガイド孔17.18が形成されており、
各ガイド孔17.18は互いに異なる形状を備えている
ここで、第1図に示したパッケージを製作する従来の方
法を説明する。まず、基板11となるグリーンシートを
用意し、メタライズパターンを形成する一方、複数枚の
枠型のグリーンシートを用意する。尚、枠型のグリーン
シート上の所要個所にもメタライズパターンが形成され
る。
次に、基板11用グリ^ンシート上に、複数枚の枠型グ
リーンシートラ積層した状態で、ホットプレス機を用い
て加熱圧着することによつ1第1図に示すようなパッケ
ージが得られる。
この方法は基板11となるグリーンシートの面積が小さ
い半導体メモリ用のパッケージを製作する場合には何等
問題が生じない。しかしながら、固体撮像装置用パッケ
ージのように、基板11用のグリーンシートの面積が大
きくなると。
上述した方法では精度の高いパッケージを製作すること
ができない。
第2図及び第3図を参照して、従来の方法における問題
点をよシ具体的に説明する。第2図に示すように、基板
11となるグリーンシート11A上に、複数枚の枠型グ
リーンシート12Aを積層してホットプレスを行なった
場合、グリーンシート11Aの周縁部分、即ち、グリー
ンシート12Aの積層部分に、主に圧力が加わり、グリ
ーンシート11Aの中央部、即ち、マウント部には圧力
が加わらないため、マウント部は第2図に示すように反
り上り、変形してしまう。この変形は固体撮像装置を搭
載した場合、固体撮像装置における焦点距離の精度に悪
影響を及ぼす。
また、上述したホットプレスの際、ガイド孔17部分の
グリーンシー)11Aにも圧力が加わり。
第3図に示すような歪みが生じる。このため。
ガイド孔17の寸法精度が著しく悪くなってしまう。ま
た、ガイド孔17の歪みによってガイド孔17が狭隘化
してしまうと、以後の作業に支障をきたすこともある。
第4図を参照すると2本発明の一実施例に係る積層型セ
ラミックパッケージは第2図及び第6図と同様に、グリ
ーンテープを用いて製作される。しかしながら9本発明
では1反り及び歪みを十分に抑圧することができる。
第4図において、セラミック基板11及びセラミック枠
体12とは別々に用意される。具体的に言えば、基板と
なるグリーンシート上にスフリーン印刷等によりメタラ
イズを施し、所定の打抜加工を行なった後、焼成するこ
とによって、セラミック基板11を形成した。この結果
、セラミック基板11には、封着用メタライズ層21及
びマウント部メタライズ層22が形成され、且つ。
対向する基板の2辺には、ガイド孔17及び18が形成
される。
一方、セラミック枠体12は下部及び上部フレーム23
及び24となるグリーンシートの必要個所にスクリーン
印刷等によりメタライズ26を施し、それぞれ打抜加工
を行なった後、互いに積層し、セラミック基板11とは
別個に、即ち、セラミック基板11には積層しない状態
で、焼成することによって形成された。この場合、枠体
12におけるガイド孔の寸法を基板のガイド孔より若干
大きくしておけば、以後の位置決め作業を楽に行なえる
次に9個別に焼成されたセラミック基板11とセラミッ
ク枠体12とをロー、ガラス、又は樹脂等の接合材料に
より接合することによって、積層型セラミックパッケー
ジを製作した。このため9本発明に係るパッケージには
、セラミ’7り基板11とセラミック枠体12との間に
、接合材料層27が介在することになる。接合後1通常
の方法で露出したメタライズ層に金メッキが施された。
このように9本発明ではセラミック基板11の焼成後、
枠体12を搭載しており、且つ、接合の際の圧力はホッ
トプレスの際の圧力に比較して著しく低いため、セラミ
ック基板11及びガイド孔17.18には反り及び歪み
が生じないことが確認された。
また、基板11として、セラミックを用いているためメ
タライズを施すことができる。このことは微細パターン
を基板上に被着できることを意味している。したがって
1例えば、マウント部に位置決め用細線28等を形成す
ることが可能である。
以上述べた本発明の実施例では、基板の反りを20ミク
ロン以下、ガイド孔の位置決め寸法精度を10ミクロン
以下にすることができた。
【図面の簡単な説明】
第1図は本発明を適用できる積層型セラミックパッケー
ジを示す斜視図、第2図は従来におけるセラミックパッ
ケージを概略的に説明するだめの断面図、第5図は従来
のパッケージの側面を拡大して示す図、及び第4図は本
発明の一実施例に係る積層型セラミックパッケージを説
明するための分解図である。 記号の説明 11:セラミック基板 12:セラミック枠体17.1
8 ニガイド孔 21,22.26 :メタライズ層2
7:接合材料層 l7 第1図 弗2図 第3図 ′      弗4区

Claims (1)

  1. 【特許請求の範囲】 1 焼成によって形成された平坦なセラミック基板と、
    該セラミック基板上の一表面に選択的に被着されたメタ
    ライズパターンと、前記セラミック基板とは分離して焼
    成された枠型のセラミック枠体と、前記セラミック基板
    の一表面と前記セラミック枠体との間に設けられた接着
    層とを有し、前記セラミック基板の所定位置には。 位置決め用の開孔が設けられていることを特徴とする積
    層型セラミックパッケージ。
JP56214341A 1981-12-28 1981-12-28 積層型セラミツクバツケ−ジ Pending JPS58115838A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56214341A JPS58115838A (ja) 1981-12-28 1981-12-28 積層型セラミツクバツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56214341A JPS58115838A (ja) 1981-12-28 1981-12-28 積層型セラミツクバツケ−ジ

Publications (1)

Publication Number Publication Date
JPS58115838A true JPS58115838A (ja) 1983-07-09

Family

ID=16654153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56214341A Pending JPS58115838A (ja) 1981-12-28 1981-12-28 積層型セラミツクバツケ−ジ

Country Status (1)

Country Link
JP (1) JPS58115838A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160664U (ja) * 1984-03-31 1985-10-25 ソニー株式会社 固体撮像装置
JPS6419889A (en) * 1987-07-15 1989-01-23 Victor Company Of Japan Method for fixing a solid-state image pickup element
US7381283B2 (en) * 2002-03-07 2008-06-03 Yageo Corporation Method for reducing shrinkage during sintering low-temperature-cofired ceramics

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5123429A (ja) * 1974-08-21 1976-02-25 Matsushita Electric Ind Co Ltd Nitsukeruchitangokinno seizokakohoho
JPS5530815A (en) * 1978-08-25 1980-03-04 Toshiba Corp Semiconductor containing vessel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5123429A (ja) * 1974-08-21 1976-02-25 Matsushita Electric Ind Co Ltd Nitsukeruchitangokinno seizokakohoho
JPS5530815A (en) * 1978-08-25 1980-03-04 Toshiba Corp Semiconductor containing vessel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160664U (ja) * 1984-03-31 1985-10-25 ソニー株式会社 固体撮像装置
JPS6419889A (en) * 1987-07-15 1989-01-23 Victor Company Of Japan Method for fixing a solid-state image pickup element
US7381283B2 (en) * 2002-03-07 2008-06-03 Yageo Corporation Method for reducing shrinkage during sintering low-temperature-cofired ceramics

Similar Documents

Publication Publication Date Title
US6673180B2 (en) Multilayered ceramic substrate production method
US4710250A (en) Method for producing a package for a semiconductor device
US5614443A (en) Method of producing a frame made of connected semiconductor die mounting substrates
US5281556A (en) Process for manufacturing a multi-layer lead frame having a ground plane and a power supply plane
JPS58115838A (ja) 積層型セラミツクバツケ−ジ
KR20190109133A (ko) 엘이디 디스플레이 패널 제조를 위한 엘이디 칩 어레이 방법
US4817280A (en) Method of manufacturing printed circuit boards
JP2654871B2 (ja) リードフレームの異種金属部分めっき方法
JPH10321759A (ja) 電子部品用パッケージ本体及び電子部品用パッケージ
JP3147868B2 (ja) 電子部品の製造方法
JP2772828B2 (ja) ダイボンディング方法
JP2881376B2 (ja) グリーンシート積層方法及び装置
US3808679A (en) Terminal leads for integrated circuit package and method for producing a frame of said leads
JP3996291B2 (ja) セラミックパッケージ集合体
JP3119582B2 (ja) 半導体装置の製造方法
JPH0831549B2 (ja) 部分メッキ付リードフレームの製造方法
JPH03248454A (ja) 混成集積回路装置
JPH0727989B2 (ja) セラミックパッケージ型半導体装置の製造方法
JPS5916349A (ja) 集積回路装置
JPS5843919B2 (ja) バイア−ホ−ルの形成方法
JPH0541460A (ja) 電子部品搭載用基板
JP2006128299A (ja) 多数個取り配線基板および電子装置
JPH0754870B2 (ja) ヒートシンク付きプリント配線板の製造方法
JPH05235191A (ja) 樹脂封止型半導体装置とその実装方法
JPH04283952A (ja) リードフレーム及びその製造方法並びに半導体装置