JPS58114452A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS58114452A
JPS58114452A JP56209844A JP20984481A JPS58114452A JP S58114452 A JPS58114452 A JP S58114452A JP 56209844 A JP56209844 A JP 56209844A JP 20984481 A JP20984481 A JP 20984481A JP S58114452 A JPS58114452 A JP S58114452A
Authority
JP
Japan
Prior art keywords
film
silicon
oxide film
polycrystalline silicon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56209844A
Other languages
English (en)
Inventor
Fumio Kiyozumi
清住 文雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP56209844A priority Critical patent/JPS58114452A/ja
Publication of JPS58114452A publication Critical patent/JPS58114452A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、新規な2階多結晶シリコン構造を用いる半
導体装置の製造方法に関する。
2@多結晶シリコン構造は半導体装置の高集積化にとっ
て大きなオリ点を有しているため、挽在広く用いられて
いる。しかし、従来の2層多結晶シリコン構造の製造方
法には幾つかの欠点がある。
第1図は従来の半導体装置の製造方法の製造1柱の11
′r肉図でおる。この第1図により、従来の半導体#c
111jの製造方法について概述することにする。
1ず、第1fV(aJに示すように、シリコン単結晶基
板1にシリコン輩fと膜を耐酸比マスクとして用いた通
常の選択eR1t法により、フィールド酸化膜2によっ
て分離された活性領域3t−形成する。
次に、活性領域3のシリコン表面を熱酸化することによ
シ、第11伽)に示すように、第1のダート酸化膜41
t−形成し、さらに、第1の多結晶シリコン膜5を化学
気相反応法により全面に堆極する。
この第1の多結晶シリコン膜5にAa (砒素)、P(
リン)、あるいはB(ボロン)などの不純物をドープし
、導電性を持たせる。次に、ホトリングラフィ技術によ
シ、ホトレジストをマスクトシて、第1の多結晶シリコ
ンai5にエツチングし。
・母ターン形at−行い、#!1図(b)に示す構造と
する。
次に、酸化性雰囲気中で熱処理を行い、第2のダート酸
化膜7および第1の多結晶シリコン膜5上に多結晶シリ
コン酸化膜6t−IWJ時に第1図(C)に示すごとく
に形成する。
この後、第1図(d)に示すように、第2の多結晶シリ
コン膜8の堆積、不n物のドーピング、リングラフィ技
術金用いてのパターン形成t−*記第1の多結晶シリコ
ン膜5の場合と同様に行う。
次に、シリ;ン単結晶中に不純物を拡散し、拡散層9を
形成し、第1図(e)の構造を作る。さらに。
図面でに示していないが、保表用絶縁膜、金為配線を公
知の技術により半導体装置を完成させる。
上述の従来の半導体装置の製造方@において。
第1の欠点としては、第1図(b)に示すように、第2
のダート酸化膜7が形成される領域のシリコン表面が無
比した状態で第1図(c)のごとく、第2のゲート数比
&7’を形成するため%酸化初期に第1の多結晶シリコ
ン膜5から多結晶シリコン酸化膜に導電性をもたせるた
めに添加してるる不純物(たとえに、リン、砒素、メロ
ン)が数比性琢囲気中に飛び出した後、トランジスタを
形成する領域のシリコン表面(第2ダート酸化膜7血下
のシリコン表面)にドーピングし、トランジスタのしさ
い値電圧の変動tもたらすことである。
この玩象な第lの多結晶シリコン膜中の不純物hit下
けることで、ある程良低減できるが、他力、多結晶シリ
;ンの抵抗が大きくなってしまい、回路特性上間軸が発
生するため、限界が1ム充分な解決法とはなシ得ないも
のでおる。
また%第2の欠点として6%第1の多結晶シリコン膜5
と第2の多結晶シリコン膜8とt絶縁する多結晶シリコ
ン酸化膜6は第2のダート酸化膜7t−形成する際に、
同時に形成するため、多結晶シリコン酸化膜6の膜厚は
w42のダート酸化膜7の膜厚によって決められてしま
うことである。
したがって、高集積化にともない、第2のダート酸化膜
厚を薄くして行く場合、多結晶シリコン酸化膜も必然釣
に薄くなってしまうため、第1の多結晶シリコン膜5と
IB2の多結晶シリコン膜80闇の絶縁耐圧のは下や寄
生Willの増大が起こる。
以上説明したように、従来の半導体装置の製造方法によ
る2層多結晶シリコン構造の製造方法には、基本的には
大きな間融点を有している。
この発明は、上記従来の欠点を除去するためになされた
ものでfJ)、  )ランジスタのしきい値電圧の変動
がなく、シかも任意の厚さの多結晶シリコン酸化膜が形
成可能でかつ半導体装置の信頼性の向上、蓄積電荷電の
増大が可能となるとともに、多結晶シリコン膜中の不純
物が高温の熱処理でダート酸化at通してシリコン単結
晶基板中に拡散することもできる半導体装置の製造方法
を提供することを目的とする。
以下、この発明の半導体装置の製造方法の尖施カについ
て図面に基づき説明する。第2図(Jk)ないし第2図
(i)はその一実施例の製造工程を示す断面図である。
この−2図(a)〜第2図(i)において、第1図(a
)〜第2図(e)と同一部分には同一符号を付して述べ
ることにする。
まず、第2−(a)に示すように、シリコン単結晶基板
1にシリコン輩化換を耐酸化マスクとして用いた通常の
選択酸化法によp、フィールド酸化膜2によって分離さ
れた活性領域3を形成する。
次に、活性領域3のシリコン表面を熱酸比することによ
って、ダート酸化膜41を第2因(bJに示すように形
成した後、1000°〜2000℃のアンモニアガス雰
囲気中にて熱処理上行い、シリコン酸化lIk表面を窒
化し、第2図(C)に示すように、シリコン菫化111
4zt−形成する。
しかる後に、第1の多結晶シリコン1m!5を化学気相
反応法により、全曲に堆積する(第2図(d))。
この第1の多結晶シリコン膜5にAs (砒素)、P(
リン)、あるいはB(ポロン)などの不純物を熱拡散法
あるいにイオン注入法によってドープし、尋電性をもた
せる。
次に、リングラフィ技術により、ホトレジストtマスク
として、第1の多結晶シリコン族5をエツチングし、パ
ターン形成を行い゛−第2図(e)に示す―造とする。
次いで、第2図(f)に示すごとく、シリコン窒化膜4
2を耐酸化マスクとして、熱酸化し、第1の多結晶シリ
コン膜5上にのみ多結晶シリコン酸化膜6を選択的に形
&する。ここで、トランジスタ形成領域はf−)酸化膜
41とシリコン窒化膜42とで被われているため、従来
の製造方法で起こるklの多結晶シリコン膜5からのト
ランジスタ形成領域への不純物のドーピングにこの実施
例による方法では全く起こらない。しfCがって、トラ
ンジスタしきい値電圧の変動も起こり得ない。
また、この工程でに、多結晶シリコン族6のみを形成し
、従来の製造方法での第2のゲート酸化膜7(第1図(
C) )の形成は行われないので、第2のゲート酸化膜
7の厚さによって、多結晶シリコン酸化膜厚が制限され
ることなく、任意の膜厚の多結晶シリコン膜が形成可能
である。
したがって、ダート酸化pI4t−薄くした場合でも、
第1の多結晶シリコン膜5と第2の多結晶シリコン膜8
間の絶縁耐圧の低下%寄住答蓋の増大も防止できる。
この後、第2の多結晶シリコンj1!8の堆積(#!2
融□□□))、第2の多結晶シリコン膜8への不純物の
ドーピング、リングラフィ技術を用いてのノ譬ターン形
!y、(1142図(h) ) ’t−前記第1の多結
晶シリコン膜5の場合と同様に行う。
次に、シリコン巣結晶中に不純物を拡散し、拡散層9′
に杉成し%第21W (i)に示す構造を作る。さらに
、内面では示していないが、保護用絶縁膜、金楓配ht
公知の技術により形成し、半導体装置を完成させる。
前記第1の実施例において、第2図(e)に示すように
、1000℃〜2000℃のアンモニアガス雰囲気中で
熱処理を行い、シリコン酸化膜狭面を窒化し、シリコン
窒化膜4雪を形成しfC後、引き続き、900−110
0℃酸化性豚囲気で熱処理し、創gαシリコン窒化膜4
2の表面を酸化することによシ、シリコン窒化膜42の
一部をシリコン酸化膜とし、シリコン酸化膜−シリコン
窒化膜−シリコン酸化膜からなる3層構造としfC後、
以降第1の実施的と同様な方法で半導体&飯を完成させ
る。この場合も第1の実施例と同様な効Nkを得ること
ができる。
上記からも明らかなように、この発明においては、第1
のダート酸化膜4Iと第2のゲート酸化膜7を同時に形
成してし1い、しかも第1のダート酸化膜410表面を
窒化し、シリコン窒化膜42で被覆してしまうため、第
1の多結晶シリコン膜5と第2の多結晶シリコン膜8間
を絶縁する多結晶シリコン酸化膜6の、e敗時にトラン
ジスタ形成領域へのfillの多結晶シリコン膜5から
の不?!4AV!Iのドーピングは全く起こらないので
、トランジスタしきい値電圧の変動は発生せず1女定し
fcを注が得られる。
また、前記不純物ドーピングの心配がないので、多結晶
シリコン膜に充分な量の不純物を添加でき、抵抗を下け
ることが可能となり、回路e#性の向上が囚れる。
さらに、この発明でに、第2のダート酸化膜形成と多結
晶シリコン酸化膜形成とを同時に行わないため、従来の
製造方法での帛2のダート酸化護岸によって多結晶ンリ
コン酸化展厚が制限されることはない。このため、任意
の膜厚の多結晶シリコン酸化膜が形成可能となり、従来
の製造方法で第2ダート酸化膜を博くした場合に発生す
る第1の゛多結晶シリコン展間の絶#1TIt圧のは下
と筈生谷ko場大と云った間融を解決できる。
加えて、シリコン酸化膜表向t−輩化して、シリコン窒
化膜で全面金被覆しているため、可動イオン(ナトリウ
ム、カリウムなど)+水分の侵入が防止で廼、半導体装
置の信頼性が向上する。そして、シリコン窒イヒ膜はシ
リコン散1t:、農に比べて酵電率が大きいため、ゲー
ト絶縁膜をシリコン酸化膜のみで形成し′fc場合よp
も、=ンrンサの容蓋を大きくでき、蓄積電荷量が増大
する。
また、シリコン窒化膜はシリコン酸化膜よりも不純物マ
スク効果が大きいため、多結晶シリコン膜中の不純物が
高温の熱処理でダート酸化膜七通してシリコン本結晶基
板中に拡散することも防止できるも□のでるる。これら
−利点にともない、こない新しい多くの利点が得られる
ものである。
以上詳述したように第1の発明の半導体装置の製造方法
によれは、シリコン酸化a表1rit窒化してシリコン
窒化膜全形成した後隅1の多結晶シリコン膜と多結晶シ
リコン酸化膜および第2の多結晶シリ;ン膜を順次形成
し、また、#!2の発明の半導体装置の製造方法ではシ
リコン窒化膜の形成後その一部tシリコン酸化膜として
シリコン酸化膜とシリコン窒化膜とシリコン酸化膜かう
なる3層構造を形成した後隅1の多結晶シリコン膜と多
結晶シリコン酸化膜および第2の多結晶シリコンミt順
次形成するようにしたので、トランジスタのしきい値電
圧の変動の発生防止が可能とを夕、安定した特性、11
g1路特性の向上が可能となるとともに、多結晶シリコ
ン酸化膜の膜厚を任意に得られる。
また、第1と第2の多結晶シリコン膜間の絶縁耐圧の低
下を防止できるとともに、可動イオンや水の侵入を防止
でき、#−導体装k(Dfli軸性の向上  □が可能
となるばかシか、蓄積電荷量の増大が可能であることに
ガロえて、ダート酸化膜を通して多結晶シリコン膜中の
不純物がシリコン単結晶基板中に拡散するのを防止でき
るなどのすぐれた効果を奏する。
【図面の簡単な説明】
第1図(a)ないし第1図(e、)はそれぞれ従来の半
導体装置の製造方法の工程を示すlllTii図、第2
図(a)ないし第2図(i)はそれぞれこの発明の半導
体装置の−*施すの工&を示す断面図でめる。 l・・・シリコン率結晶基板、2・・・フィールド欧化
膜、3・・・活性領域、41・・・r−ト酸化’lla
*4g・・・シリコン窒化膜、5・・・第1の多結晶シ
リコン膜、6・・・多結晶シリコン酸化膜、8・・・第
2のダート酸化膜、9・・・拡散層。 矛 1 図 矛2図 矛2図 手続補正書 昭和57年5月28日 特許庁長官島 1)春 樹膜 1、事件の表示 昭和56年  特 許 願第 2098442、発明の
名称 半導体装to製造方法 3、補正をする者 事件との関係    特 許 出願人 (029)沖電気工業株式会社 4、代理人 5、補正命令の日付  昭和  年  月  日(自発
)6、補正の対象 明細書041許Il求O範囲および発明の評細なlI!
@0欄 2 補正の内容 1)明細書の「2特許請求の範囲」を別紙の通り訂正す
る。 2)8A細誓書46行「リン」を「リソ」と訂正する。 3)同4頁12行「Kよシ半導体」を「によ多形成し、
半導体」と訂正する。 4)同4頁18行「酸化膜」を削除する。 5)同6頁11行「こともできる」を「ことも防止でき
る」と訂正する。 6)同7頁5行r2000Jをr1200Jと訂正する
。 7)同8頁14行「シリコン膜」を「シリコン酸化膜」
と訂正する。 8)同9頁10行r2000Jをr1200Jと訂正す
る。 9〕同11頁2行および3行「第1の」を「第1と第2
の」と訂正する。 2、特許請求の範囲 +11シリコン単結晶基板上の厚いシリコン酸化膜によ
って分離されたシリコン表面に熱酸化によシリコン酸化
膜を形成した後アンモニアガス雰囲気中で熱処理を行っ
てシリコン酸化膜表面を窒化しシリコン窒化膜を形成す
る工程と、上記シリコン窒化膜の形成後にその上面に第
1の多結晶シリコン膜を化学気相反応法により堆積して
リングラフィ技術によシ前記第1の多結晶シリコン膜の
74’ターン形成を行う工程と、このノリーン形成後上
記シリコン窒化膜を耐酸化マスクとして熱酸化しノリー
ニングされた第1の多結晶シリコン膜上のみに多結晶シ
リコン酸化膜を選択的に形成する工程と、第2の多結晶
シリコン膜を上記シリコン窒化膜上および上記多結晶シ
リコン酸化膜上に堆積する工程とを含む半導体装置の製
造方法。 (2)シリコン巣結晶基板上の厚いシリコン酸化膜によ
って分離され九シリコン表面に熱酸化によシ   ゛シ
リコン酸化膜を形成した後アン羊ニアガス雰囲気中で熱
処理を行いシリコン酸化81表面を窒化してシリコン窒
化膜を形成する工程と、上目己シ1ノコン窒化膜の形成
後に酸化性雰囲気中で熱処理を行い上記シリコン窒化膜
表面を酸イヒすることによりシリコン窒化膜の一部をシ
リコン酸化膜とする工程と、第1の多結晶シリコン膜を
イヒ学気相反応法により堆積した後にリングラフィ技術
により上記第1の多結晶シリコン膜の74ターン形成を
行う工程と、上記シリコン窒化膜を耐酸イヒマスクとし
て熱酸化してノリーニングされた第1の多結晶シリコン
膜上のみに多結晶シリコン酸イし膜を選択的に形成する
工程と、工hi−シリコン酸イヒ膜上および上記多結晶
シリコン酸化膜上に第2の多結晶71ノコン膜を堆積す
る工程とを含む半導体装置の製造方法。

Claims (1)

  1. 【特許請求の範囲】 il+シリコン単結晶基板上の厚いシリコン酸化膜によ
    って分離されたシリコン表面に熱酸化によシリコン酸化
    編上ト成した後アくモニアガス雰囲気中で熱処理を行っ
    てシリコン瞭化膜−面を窒化しシリコン窒化膜を形成す
    る1振と、上記シリコン窒化膜の形成後にその上面に第
    1の多結晶シリコン膜を化学気相反応法により堆積して
    リング2フイ技術により前記第1の多結晶シリコン膜の
    74ターン形成を行う工程と、この/4ターン形成後上
    記シリコン窒化膜を耐酸化マスクとして熱酸化しp4’
    ターニングされた纂lの多結晶シリコン膜上のみに多結
    晶シリコン数比Ixを選択的に形成する1振と、I!2
    の多結晶シリコン膜を上記シリコン窒化膜上および上記
    多結晶シリコン膜上に堆積する工程とを含む半導体装置
    の製造方法。 (2)シリ;ン単結晶基板上の厚いシリコン酸化膜によ
    って分離されたシリコン表面に熱酸化によタシリコン&
    化膜t″形成した後アンモ“ニアガス雰−気中で熱処理
    を行いシリコン敏化膜衆面を窒化してシリコン窒化膜を
    形成する工程と、上記シリコン窒化膜の形成後に緻fp
    性雰囲気中で熱処理を行い上記シリコン窒化1に表面t
    −酸化することによりシリコン窒化膜の一部をシリコン
    酸化膜とする工程と、第1の多結晶シリコン膜を化学気
    相反応法により堆積した後にリング2フイ技術にょシ上
    記@1の多結晶シリコン膜のパターン形成を行う工程と
    、上記シリコン窒化膜を耐酸化マスクとして熱酸化して
    パターニングされた第1の多結晶シリコン膜上のみにシ
    リコン酸化膜を選択的に形成する工程と、このシリコン
    酸化編上および上記多結晶シリコン酸化膜上に第2の多
    結晶シリ;ン膜を堆積する工程とを含む半導体装置の製
    造方法。
JP56209844A 1981-12-28 1981-12-28 半導体装置の製造方法 Pending JPS58114452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56209844A JPS58114452A (ja) 1981-12-28 1981-12-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56209844A JPS58114452A (ja) 1981-12-28 1981-12-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS58114452A true JPS58114452A (ja) 1983-07-07

Family

ID=16579548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56209844A Pending JPS58114452A (ja) 1981-12-28 1981-12-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS58114452A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0260168A (ja) * 1988-08-25 1990-02-28 Nec Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0260168A (ja) * 1988-08-25 1990-02-28 Nec Corp 半導体装置

Similar Documents

Publication Publication Date Title
US5804488A (en) Method of forming a tungsten silicide capacitor having a high breakdown voltage
JPS60153158A (ja) キャパシタ誘電体膜の製造方法
KR900001395B1 (ko) 반도체장치의 제조방법
JPH04326766A (ja) 半導体装置及びその製造方法
JPH10178170A (ja) 半導体装置及びその製造方法
JPH0778975A (ja) 絶縁ゲート型電界効果トランジスタ
JP3247242B2 (ja) 半導体装置の製造方法
JPS58114452A (ja) 半導体装置の製造方法
JPH0230186B2 (ja)
JPS5984570A (ja) 半導体装置用キヤパシタの製造方法
JPS5952879A (ja) 半導体装置の製造方法
JP2739593B2 (ja) 半導体装置の製造法
JPH0311551B2 (ja)
JP2945023B2 (ja) 薄膜トランジスタの製造方法
JPH02226727A (ja) Ldd型mos半導体装置の製造方法
JPH0370170A (ja) 半導体素子の形成方法
JP3196373B2 (ja) 半導体装置の製造方法
JPH01260857A (ja) 半導体素子およびその製造方法
JPH0669518A (ja) 半導体装置の製造方法
JPH0567751A (ja) 半導体装置の製造方法
JPH0974170A (ja) 半導体装置の製造方法
JPS60233861A (ja) 半導体装置及びその製造方法
JPH02106934A (ja) 容量絶縁膜の形成方法
JPS6455853A (en) Semiconductor device and manufacture thereof
JPS61148865A (ja) 半導体装置の製造方法