JPS58113975A - 幾何学的パターン出力装置 - Google Patents
幾何学的パターン出力装置Info
- Publication number
- JPS58113975A JPS58113975A JP56210529A JP21052981A JPS58113975A JP S58113975 A JPS58113975 A JP S58113975A JP 56210529 A JP56210529 A JP 56210529A JP 21052981 A JP21052981 A JP 21052981A JP S58113975 A JPS58113975 A JP S58113975A
- Authority
- JP
- Japan
- Prior art keywords
- geometric pattern
- bit
- order
- character
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＋１１ 発明の技術分野
本発明は記憶されている幾何学的パターンをその型態の
ま＼で、９０，１８０．又は２７０変えて出力させうる
幾何学的パターン発生方式％式％ 従来、印刷、ディスプレイ尋に用いられる文字発生装置
はそのメモリに記憶された幾何学的型ａｔ保ちつ＼、そ
のメモリから読出されていた。近年に至って、上述のよ
うな読出しの外に、その型ＩＩを所定角、例えば９０．
１８０又は ２７０傾けて印刷乃至表示をしたいという
要求があシ、その手段も開発され用いられるようになっ
てはいるが、次のような点にその解決されるべき技術的
ＳＩｌがあるとされている。
ま＼で、９０，１８０．又は２７０変えて出力させうる
幾何学的パターン発生方式％式％ 従来、印刷、ディスプレイ尋に用いられる文字発生装置
はそのメモリに記憶された幾何学的型ａｔ保ちつ＼、そ
のメモリから読出されていた。近年に至って、上述のよ
うな読出しの外に、その型ＩＩを所定角、例えば９０．
１８０又は ２７０傾けて印刷乃至表示をしたいという
要求があシ、その手段も開発され用いられるようになっ
てはいるが、次のような点にその解決されるべき技術的
ＳＩｌがあるとされている。
（３） 従来技術と問題点
従来の上述のような読出を行う手段としては、マイクロ
プロセッサユニットの制御の下に文字発生餘から読出さ
れた文字をファームウェアで展開して文字ｔ−所定角度
だけ傾けるという方式のものや、すべてハードウェアで
それを遂行する技法のものが知られているが、舶者にあ
ってはその処理に時間が掛かシ、その処理の高速化が望
めないし、また後者にあっては、その構成の複雑化が免
れ得ないという夫々に固有の弱点を有する。
プロセッサユニットの制御の下に文字発生餘から読出さ
れた文字をファームウェアで展開して文字ｔ−所定角度
だけ傾けるという方式のものや、すべてハードウェアで
それを遂行する技法のものが知られているが、舶者にあ
ってはその処理に時間が掛かシ、その処理の高速化が望
めないし、また後者にあっては、その構成の複雑化が免
れ得ないという夫々に固有の弱点を有する。
（４） 発明の目的
本発明は上述したような従来技法の有する欠点に艦みて
創案されたもので、その目的は比較的に簡易な回路で縦
横変換を高速で遂行しうる幾何学的パターン発生方式を
提供するととＫある。
創案されたもので、その目的は比較的に簡易な回路で縦
横変換を高速で遂行しうる幾何学的パターン発生方式を
提供するととＫある。
（６） 発明の構成
そして、この目的は幾何学的パターンをその型Ｗ！を保
って記憶している複数のマトリクス状ビット記憶部をそ
の配列順序を変えずに予め決められた順序で選択すると
共にそのビット記憶部のアドレッシングを、上記予め決
められた順序との関連で上記幾何学的パターンに所定の
傾きを生じさせる順序で生じさせて出力される並列ビッ
ト群を上記順序との一係で決められる選択順序で選択す
ることＫよって達成される。
って記憶している複数のマトリクス状ビット記憶部をそ
の配列順序を変えずに予め決められた順序で選択すると
共にそのビット記憶部のアドレッシングを、上記予め決
められた順序との関連で上記幾何学的パターンに所定の
傾きを生じさせる順序で生じさせて出力される並列ビッ
ト群を上記順序との一係で決められる選択順序で選択す
ることＫよって達成される。
（６） 発明の実施例
以下、添付図面を参照しながら、本発明の実施例￥ｒ説
明する。
明する。
第１図は本発明の実施例を示す。Ａ〜■はマトリクス状
ビット記憶部で、これは例オば、基盤割夕された読出し
専用半導体メモリチップ部（以下、ＲＯＭ部と略称する
。）で、８×８ビツト構成となっておシ、１−ｐｏアド
レス信号で８ビツトが一斉に読出される。これらのビッ
ト記憶部は集合されて８２図に示すように＃、ｆ’学的
パターン例えば文字會その型１ａｆ保って記憶するーそ
して、ＲＯＭ部Ａ〜Ｉはその配列順序を変えずに予め決
められた順序で選択される、その選択手段は制御用読出
１．専用メモリ（以下、制動ＲＯＭと略称する。）２０
からレジスタ２１を経てチップ部選択コード＠２２、デ
コーダ２３を通ってチップ部選択信号ｌｓａ〜１のうち
のいづれか一本の線に至るＲＯＭ部選択手段２４である
。また、ＲＯＭ部Ａ〜！は夫々、同一のアドレス信号て
アドレス可能とされている。そのアドレス信号を供給す
るアドレス信号供給手段２５は制＠ＲＯＭ２０からレジ
スタ２１ｔ−経てアドレス信号供給線２６に至る回路系
で、アドレス信号供給線２６上のアドレス信号の発生順
序ｉＪＲＯＭ部選択手段２４の出力信号との関連で、上
記幾何学的パターンに所定の傾き（９０，１８０，又は
２７０ ）！牛じさせる如く定められている。
ビット記憶部で、これは例オば、基盤割夕された読出し
専用半導体メモリチップ部（以下、ＲＯＭ部と略称する
。）で、８×８ビツト構成となっておシ、１−ｐｏアド
レス信号で８ビツトが一斉に読出される。これらのビッ
ト記憶部は集合されて８２図に示すように＃、ｆ’学的
パターン例えば文字會その型１ａｆ保って記憶するーそ
して、ＲＯＭ部Ａ〜Ｉはその配列順序を変えずに予め決
められた順序で選択される、その選択手段は制御用読出
１．専用メモリ（以下、制動ＲＯＭと略称する。）２０
からレジスタ２１を経てチップ部選択コード＠２２、デ
コーダ２３を通ってチップ部選択信号ｌｓａ〜１のうち
のいづれか一本の線に至るＲＯＭ部選択手段２４である
。また、ＲＯＭ部Ａ〜！は夫々、同一のアドレス信号て
アドレス可能とされている。そのアドレス信号を供給す
るアドレス信号供給手段２５は制＠ＲＯＭ２０からレジ
スタ２１ｔ−経てアドレス信号供給線２６に至る回路系
で、アドレス信号供給線２６上のアドレス信号の発生順
序ｉＪＲＯＭ部選択手段２４の出力信号との関連で、上
記幾何学的パターンに所定の傾き（９０，１８０，又は
２７０ ）！牛じさせる如く定められている。
２７はマルチプレクサで、これは選択されたＲＯＭＩＩ
Ａ〜！からの並列ビットの内の所要のビットを選択して
直並列変換回路例えばシフトレジスタ２８へ供給する回
路である。
Ａ〜！からの並列ビットの内の所要のビットを選択して
直並列変換回路例えばシフトレジスタ２８へ供給する回
路である。
このマルチプレクサに上述の如き動作を生せしめる回路
がビット選択信号供給手段２９で、これは制御ＲＯＭ２
０からレジスタ２１を経てビット選択信号供給線３０か
ら構成されている。
がビット選択信号供給手段２９で、これは制御ＲＯＭ２
０からレジスタ２１を経てビット選択信号供給線３０か
ら構成されている。
そして、制御ＲＯＭ ２０には上述の如き各信号を順次
に発生させるべくタイミング信号発生回路３１が接続さ
れると共にレジスタ２１の出力が接続されている。
に発生させるべくタイミング信号発生回路３１が接続さ
れると共にレジスタ２１の出力が接続されている。
タイミング信号発生回路３１は′ｔた、レジスタ２１に
もシフトレジスタ２８にも接続されている。
もシフトレジスタ２８にも接続されている。
上述のような各ＢＯＭｉＢＡ−Ｉから成る幾何学的パタ
ーン記憶部ＭＦｉ各幾何学的パターン毎にあってその全
体で幾何学的パターン記憶装置 。
ーン記憶部ＭＦｉ各幾何学的パターン毎にあってその全
体で幾何学的パターン記憶装置 。
を構成する。幾何学的パターン記憶部Ｍは幾何学的パタ
ーンコードレジスタ例えば文字コードレジスタ３２へ予
め、図示しない幾何学的パターンコード供給手段から供
給された幾何学的ノ（ターンコード例えばＰ〔これは上
述したアドレス信号の上位ビットとなる〕によって選択
される。
ーンコードレジスタ例えば文字コードレジスタ３２へ予
め、図示しない幾何学的パターンコード供給手段から供
給された幾何学的ノ（ターンコード例えばＰ〔これは上
述したアドレス信号の上位ビットとなる〕によって選択
される。
従って、マルチプレクサ２７もそれらの幾何学的パター
ン記憶部の各ビット記憶部に接続されている。
ン記憶部の各ビット記憶部に接続されている。
そして、マルチブレクす２７の出力は上述したシフトレ
ジスタ２８ｔ−経てバス駆動器３３１２）入力へ接続さ
れる。パス駆動器３３の出力は印刷装置、ディスプレイ
装置等へ接続されるデータバス３４へ接続されている。
ジスタ２８ｔ−経てバス駆動器３３１２）入力へ接続さ
れる。パス駆動器３３の出力は印刷装置、ディスプレイ
装置等へ接続されるデータバス３４へ接続されている。
次に、上記構成の本発明装置の動作を、幾何学的パター
ン記憶部Ｍを文字記憶部とする例について、説明する。
ン記憶部Ｍを文字記憶部とする例について、説明する。
先ず、文字記憶部Ｍに記憶されている文字例えば「漢」
をその記憶された型態のま＼読出す場合について説明す
る。制御ＲＯＭ２０の制御の下にＲＯＭ１５選択信号４
１ｍに１’ＬＯＭ部選択信号が発生されてｉ′６Ｍ部Ａ
が選択されると共にアドレス信号！１にアドレス信号”
ｏｏｏ”が送出されてＲＯＭ部Ａの第１行が選択される
。この行の８ビツトが線３５を経てマルチブレフナ２７
に供給される。これと同時に３ビツトのビット選択信号
＠３０に８つの組合わせのビット信号が相次いで出力さ
れてＲＯＭ部ムのビット位［７（ＭａＢ）、６．５．４
．３．２．１．０（Ｌ ８ Ｂ）が順次に選択されてビ
ット直列にマルチプレクサ２７から出力される。これら
のビットるタイ電ング信号によシ、シフトレジスタ２８
に次々にシフトされながら入る。そ０ローデイングが完
了すると、それらのビットはビット並列にバス駆動器３
３を経てデータバス３４上に送出されて印刷装置、ディ
スプレイ装置岬へ供給される。
をその記憶された型態のま＼読出す場合について説明す
る。制御ＲＯＭ２０の制御の下にＲＯＭ１５選択信号４
１ｍに１’ＬＯＭ部選択信号が発生されてｉ′６Ｍ部Ａ
が選択されると共にアドレス信号！１にアドレス信号”
ｏｏｏ”が送出されてＲＯＭ部Ａの第１行が選択される
。この行の８ビツトが線３５を経てマルチブレフナ２７
に供給される。これと同時に３ビツトのビット選択信号
＠３０に８つの組合わせのビット信号が相次いで出力さ
れてＲＯＭ部ムのビット位［７（ＭａＢ）、６．５．４
．３．２．１．０（Ｌ ８ Ｂ）が順次に選択されてビ
ット直列にマルチプレクサ２７から出力される。これら
のビットるタイ電ング信号によシ、シフトレジスタ２８
に次々にシフトされながら入る。そ０ローデイングが完
了すると、それらのビットはビット並列にバス駆動器３
３を経てデータバス３４上に送出されて印刷装置、ディ
スプレイ装置岬へ供給される。
これと同じ動作がＲＯＭ部Ｂｆ選択してその第１の行に
ついて行われ、次いでＲＯＭ５Ｃを選択してその第１の
行について行われる。
ついて行われ、次いでＲＯＭ５Ｃを選択してその第１の
行について行われる。
そして、ＲＯＭ部の選択をＡ、Ｂ、Ｃと変更しながらア
ドレス信号も＠００１”、＠０１０″・°゛・１１１１
”と変更して同様の動作を生ぜしめる。
ドレス信号も＠００１”、＠０１０″・°゛・１１１１
”と変更して同様の動作を生ぜしめる。
このようｆｋＲＯＭ部Ａ、Ｂ、Ｃに対する動作がＲＯＭ
５Ｄ 、Ｈ、Ｆ、そＬテＲＯＭ１ｌｌＧ 、 ＩＩ、Ｉ
Ｋついても生ぜしめられてその文字記憶部Ｍからの文字
の読出しを完了する。
５Ｄ 、Ｈ、Ｆ、そＬテＲＯＭ１ｌｌＧ 、 ＩＩ、Ｉ
Ｋついても生ぜしめられてその文字記憶部Ｍからの文字
の読出しを完了する。
次に％反時計式方向に９０１ｆｉけた状態で文字記憶部
Ｍの文字【読出す例について説明する。
Ｍの文字【読出す例について説明する。
この場合ＫＦｉ、ＲＯＭ部Ｃが８回続けて選択されると
共にアドレス信号が′″００ｏ′″、″００１″、・・
・、”ｌｌｌ’″と変更されてＲＯＭ部Ｃから８ビツト
が次々に８回出力される。一方、３ビツトのビット選択
１１３０上には上記８ビツトの内の０”ビット位＊１選
択するビット選択信号が発生される。従って、シフトレ
ジスタ２８にはチップ部Ｃのアドレス”ｏｏｏ“。
共にアドレス信号が′″００ｏ′″、″００１″、・・
・、”ｌｌｌ’″と変更されてＲＯＭ部Ｃから８ビツト
が次々に８回出力される。一方、３ビツトのビット選択
１１３０上には上記８ビツトの内の０”ビット位＊１選
択するビット選択信号が発生される。従って、シフトレ
ジスタ２８にはチップ部Ｃのアドレス”ｏｏｏ“。
”００１ 、 ｅ”ｌｌｌ”ｏピッ）位ａ ”ｏ
”のビットがロードされる。
”のビットがロードされる。
然、６１Ｋ、ＢＯＭｍＦ、 そり、、てＲＯＭ部ＩＫつ
いて同様の動作が生ぜしめられる。
いて同様の動作が生ぜしめられる。
次いで、上述の動作のうち、ビット選択信号をピット位
置″ｌ″、′２”、・・・１フ”の選択に５ｒ更シテＲ
ＯＭ ｍ Ｃｓ Ｆ −Ｉ（’） ７ ）” ｖ ッシ
ングを行う。
置″ｌ″、′２”、・・・１フ”の選択に５ｒ更シテＲ
ＯＭ ｍ Ｃｓ Ｆ −Ｉ（’） ７ ）” ｖ ッシ
ングを行う。
これらの動作が完了したなら、ＲＯＭ部Ｂ。
Ｅ 、 Ｈ，そしてＲＯＭ１［！Ａ、Ｄ 、Ｇについて
の同様の動作を生じさせてその完了時には、その出力さ
れた文字ビットパターンは反時計式に９゜傾けたパター
ンとなっている。
の同様の動作を生じさせてその完了時には、その出力さ
れた文字ビットパターンは反時計式に９゜傾けたパター
ンとなっている。
次に、文字記憶部Ｍに記憶された文字ビットパターンを
１８０変えたパターンで読出す場合について説明する。
１８０変えたパターンで読出す場合について説明する。
この読出しＦｉＲＯＭ部を１．Ｈ，ＧＯＩｌ［に、次い
でＦ 、 Ｅ 、 Ｄ、そしてＣ，Ｂ、Ａの如く選択す
ると共に各ＲＯＫｍ（Ｄ選択時にアドレス信号を”ｉｌ
ｌ”、 ＠１１０” 、・・・”ｏｏｏ’″とし、且つ
各アドレス信号毎にビット選択信号線３０にビット位置
０，１．・・・７の順に選択するピッ）Ｍ択信号を供給
することを除いて、文字記憶部Ｍに記憶された文字ビッ
トパターンを１その型態を保存して、読出す上述の場合
と変わるところはない。
でＦ 、 Ｅ 、 Ｄ、そしてＣ，Ｂ、Ａの如く選択す
ると共に各ＲＯＫｍ（Ｄ選択時にアドレス信号を”ｉｌ
ｌ”、 ＠１１０” 、・・・”ｏｏｏ’″とし、且つ
各アドレス信号毎にビット選択信号線３０にビット位置
０，１．・・・７の順に選択するピッ）Ｍ択信号を供給
することを除いて、文字記憶部Ｍに記憶された文字ビッ
トパターンを１その型態を保存して、読出す上述の場合
と変わるところはない。
次に、文字記憶部ＭＫ記憶さねている文字ビットパター
ンを時計式方向に９０傾けた場合について説明する。
ンを時計式方向に９０傾けた場合について説明する。
この読出しはＲＯＭ部をＧ、Ｄ、Ａの順に、次いでＨ、
Ｅ 、 Ｂ、そしてＩ、Ｆ、Ｃの如く選択すると共に各
チップ部の選択時にアドレス信号を’Ｍｌｌ”、’″１
１’Ｏ”、 、 ｏｏｏ”とし且つこれらアドレス
信号群に所定回数例えば上記例示のＲＯＭ部構成では８
回同じビット選択信号、即ち、ビット位置の読出し変更
毎にそのピット位置に対応するビット選択信号を供給す
ることを除いて上述した反時計式方向に９０傾けた場合
と変わるところはない。
Ｅ 、 Ｂ、そしてＩ、Ｆ、Ｃの如く選択すると共に各
チップ部の選択時にアドレス信号を’Ｍｌｌ”、’″１
１’Ｏ”、 、 ｏｏｏ”とし且つこれらアドレス
信号群に所定回数例えば上記例示のＲＯＭ部構成では８
回同じビット選択信号、即ち、ビット位置の読出し変更
毎にそのピット位置に対応するビット選択信号を供給す
ることを除いて上述した反時計式方向に９０傾けた場合
と変わるところはない。
このような座標変換り比較的に簡易な回路で遺戒され、
従来用いられていたファームウェア処理を不要としてい
るからその処理の場合に比し一段とその高速性を享受出
来る。
従来用いられていたファームウェア処理を不要としてい
るからその処理の場合に比し一段とその高速性を享受出
来る。
上記実施例においては、文字の座標変換の場合について
説明したが、図形等の他の幾何学的パターンの座標変換
もなしうる。また、ビット記憶部を半導体メモリチップ
部で形成する場合について説明したが、磁気コア等の他
の記憶素子で構成しうろことは言う１′そもない。
説明したが、図形等の他の幾何学的パターンの座標変換
もなしうる。また、ビット記憶部を半導体メモリチップ
部で形成する場合について説明したが、磁気コア等の他
の記憶素子で構成しうろことは言う１′そもない。
（７）発明の効果
以上の説明から明らかなように、本発明によれば、
［Ｆ］ 幾何学的パターン記憶部に記憶されている幾何
学的パターンの座標ｔ−電変換ての読出しを高速度で行
える。
学的パターンの座標ｔ−電変換ての読出しを高速度で行
える。
■ その座標変換は比較的簡易な回路で遂行しうる等の
効果が得られる。
効果が得られる。
第１図は本発明の実施例を示すブロック回路図、第２図
は第１図回路の幾何学的パターン記憶部に「漢」なる文
字がそのＵＳを保って記憶されている状１１を示す図で
ある。 図中、Ａ〜夏はマトリクス状ビット記憶部、Ｍは幾何学
的パターン記憶部、２４はＲＯＭ部選択手段、２５はア
ドレス信号供給手段、３０ｔｉビット選択信号供給手段
、２７はマルチプレクサ、２８は直並列変換回路である
。 １−。 特許出願人 富士通株式会社
は第１図回路の幾何学的パターン記憶部に「漢」なる文
字がそのＵＳを保って記憶されている状１１を示す図で
ある。 図中、Ａ〜夏はマトリクス状ビット記憶部、Ｍは幾何学
的パターン記憶部、２４はＲＯＭ部選択手段、２５はア
ドレス信号供給手段、３０ｔｉビット選択信号供給手段
、２７はマルチプレクサ、２８は直並列変換回路である
。 １−。 特許出願人 富士通株式会社
Claims (1)
- 【特許請求の範囲】 １）幾何学的パターンをその型態を保って記憶している
複数のマトリクス状ビット記憶部をその配列順序を変え
ずに予め決められた順序で選択すると共にその選択され
た！トリクス状記憶部のアドレッシングを、上記予め決
められた順序との関係の下に上記幾何学的パターンに所
定の傾、きを生じさせる順序で生じさせて出力される並
列ビット群のビットを上記順序との関係で決められる選
択順序で選択することを特徴とする幾何学的パターン読
出し方式。 ２）上記幾何学的パターンは文字で、上記４ｗ）リクス
・〜状ビット記憶部は基盤割りされた読出し専用半導体
メモリチップ部の各々であることｔ−特徴とする特許請
求の範囲第１項記載の幾何学的パターン読出し方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56210529A JPS58113975A (ja) | 1981-12-26 | 1981-12-26 | 幾何学的パターン出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56210529A JPS58113975A (ja) | 1981-12-26 | 1981-12-26 | 幾何学的パターン出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58113975A true JPS58113975A (ja) | 1983-07-07 |
| JPS6349233B2 JPS6349233B2 (ja) | 1988-10-04 |
Family
ID=16590867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56210529A Granted JPS58113975A (ja) | 1981-12-26 | 1981-12-26 | 幾何学的パターン出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58113975A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01116587A (ja) * | 1987-10-29 | 1989-05-09 | Fuji Electric Co Ltd | 画像データ転送回路 |
| DE19705798A1 (de) * | 1996-02-16 | 1997-08-21 | Yazaki Corp | Mit geringer Kraft kuppel- und entkuppelbarer Steckverbinder |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5299719A (en) * | 1976-02-17 | 1977-08-22 | Hitachi Ltd | Character generator for display unit |
| JPS5338147A (en) * | 1976-09-20 | 1978-04-07 | Shimadzu Corp | Apparatus for preventing and exhausting smoke |
| JPS53147441A (en) * | 1977-05-27 | 1978-12-22 | Ricoh Co Ltd | Generating unit of character pattern |
| JPS5487128A (en) * | 1977-12-09 | 1979-07-11 | Ibm | Image revolving device for display unit |
-
1981
- 1981-12-26 JP JP56210529A patent/JPS58113975A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5299719A (en) * | 1976-02-17 | 1977-08-22 | Hitachi Ltd | Character generator for display unit |
| JPS5338147A (en) * | 1976-09-20 | 1978-04-07 | Shimadzu Corp | Apparatus for preventing and exhausting smoke |
| JPS53147441A (en) * | 1977-05-27 | 1978-12-22 | Ricoh Co Ltd | Generating unit of character pattern |
| JPS5487128A (en) * | 1977-12-09 | 1979-07-11 | Ibm | Image revolving device for display unit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01116587A (ja) * | 1987-10-29 | 1989-05-09 | Fuji Electric Co Ltd | 画像データ転送回路 |
| DE19705798A1 (de) * | 1996-02-16 | 1997-08-21 | Yazaki Corp | Mit geringer Kraft kuppel- und entkuppelbarer Steckverbinder |
| US5873737A (en) * | 1996-02-16 | 1999-02-23 | Yazaki Corporation | Connector with low passing-through magnet force |
| DE19705798C2 (de) * | 1996-02-16 | 1999-10-14 | Yazaki Corp | Mit geringer Kraft kuppel- und entkuppelbarer Steckverbinder |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6349233B2 (ja) | 1988-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58147789A (ja) | 表示メモリおよびそのアドレス方法 | |
| JPS59216190A (ja) | 表示制御方式 | |
| GB2066527A (en) | Information processor with facilities for correcting data in a data store | |
| JPH11144451A (ja) | 半導体記憶装置 | |
| US5095422A (en) | Information transferring method and apparatus for transferring information from one memory area to another memory area | |
| JPS61103189A (ja) | デ−タ転送方法 | |
| JPH07287978A (ja) | ダイナミックランダムアクセスメモリ、ダイナミックランダムアクセスメモリのアクセス方法及びシステム | |
| JPS62237542A (ja) | メモリ | |
| JP3074229B2 (ja) | 画像回転回路 | |
| JPS58113975A (ja) | 幾何学的パターン出力装置 | |
| JP4378015B2 (ja) | メモリ・チップ | |
| JP2827361B2 (ja) | 半導体メモリ装置 | |
| JPS6332390B2 (ja) | ||
| US4935897A (en) | Semiconductor memory device suitable for use as a dot image buffer for a printer | |
| JPS6330633B2 (ja) | ||
| KR100789198B1 (ko) | 반도체 메모리의 동작 제어 방법 및 반도체 메모리 | |
| JPS6048828B2 (ja) | メモリアドレス方式 | |
| JPS6226548A (ja) | メモリ制御装置 | |
| JPS5868284A (ja) | 集積記憶回路 | |
| JPS6333782A (ja) | グラフイツク・デイスプレイの制御装置 | |
| JP2735058B2 (ja) | ビデオ表示用メモリ | |
| JP2901631B2 (ja) | 画像処理装置 | |
| JPS6314395A (ja) | 記憶回路 | |
| JP2789893B2 (ja) | 文字パターン拡大処理方法およびその回路 | |
| JPS58176685A (ja) | 表示装置 |