JPS58105325A - 入出力制御方式 - Google Patents
入出力制御方式Info
- Publication number
- JPS58105325A JPS58105325A JP56204205A JP20420581A JPS58105325A JP S58105325 A JPS58105325 A JP S58105325A JP 56204205 A JP56204205 A JP 56204205A JP 20420581 A JP20420581 A JP 20420581A JP S58105325 A JPS58105325 A JP S58105325A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- input
- circuit
- output device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
α） 発明の技術分野
本発明は、ホスト側０２台Ｏチャネル・プロセッサから
、多重通信で長距離伝送させるアダプタを介して、リモ
ート側０１台の入出力装置を共用する入出力制御方式に
関するものである。
、多重通信で長距離伝送させるアダプタを介して、リモ
ート側０１台の入出力装置を共用する入出力制御方式に
関するものである。
■ 従来技術と問題点
従来、チャネル・プロセッサと入出力装置間は１００メ
一トル程ＶｔＯ距離しかとれなかったが、光ファイバー
を用いた多重通信で長距離伝送を行うアダプタをチャネ
ル・プロセッサと入出力装置間に介装することｋより、
チャネル・プロセッサと入出力装置間をｓｈ＠度ＯＩ［
離にすることが考案されている。このような入出力制御
方式において、ホスト側０２台のチャネル−プロセッサ
からリモート側の入出力装置をアク竜スする場合の一例
を第１図に示す句 第１図においズ、アダプタム、及びＡ、ｄホスト側に位
置する中継装置であり、チャネル・プロセッサ０ＨＰ１
及び０ＨＰｚからみえ場合、入出力装置Ｉｌｏ にみえ
る。アダプタＢ、及びＢ、はリモート側に位置する中継
装置であり、入出力装置Ｉ１０からみた場合、チャネル
・プロセッサくみえる。各々のアダプタ間は１対のファ
イバー・ケーブルで接続され、光信号のビット・シリア
ル・インタフェースとして長距離化及び細線化がはから
れている。
一トル程ＶｔＯ距離しかとれなかったが、光ファイバー
を用いた多重通信で長距離伝送を行うアダプタをチャネ
ル・プロセッサと入出力装置間に介装することｋより、
チャネル・プロセッサと入出力装置間をｓｈ＠度ＯＩ［
離にすることが考案されている。このような入出力制御
方式において、ホスト側０２台のチャネル−プロセッサ
からリモート側の入出力装置をアク竜スする場合の一例
を第１図に示す句 第１図においズ、アダプタム、及びＡ、ｄホスト側に位
置する中継装置であり、チャネル・プロセッサ０ＨＰ１
及び０ＨＰｚからみえ場合、入出力装置Ｉｌｏ にみえ
る。アダプタＢ、及びＢ、はリモート側に位置する中継
装置であり、入出力装置Ｉ１０からみた場合、チャネル
・プロセッサくみえる。各々のアダプタ間は１対のファ
イバー・ケーブルで接続され、光信号のビット・シリア
ル・インタフェースとして長距離化及び細線化がはから
れている。
そして、ホスト側のチャネル・プロセッサＯＨＰ ｌ及
び０ＨＰｚとリモート側の入出力装置Ｉ１０ とは２
対の光ファイバー・ケーブルで中継されており、入出力
装置Ｉ１０に装備されているチャネル切換回路により、
いずれかのチャネル・プロセッサと入出力装置とを接続
している。
び０ＨＰｚとリモート側の入出力装置Ｉ１０ とは２
対の光ファイバー・ケーブルで中継されており、入出力
装置Ｉ１０に装備されているチャネル切換回路により、
いずれかのチャネル・プロセッサと入出力装置とを接続
している。
さらに、アダプタの一例を第２図に示す。
第２図において、チャネル・インタフ、−ス回路１１は
チャネル・プロセッサＯＨＰとの送受信を行い、レジス
タＰ／８１３へコントロール信号であるＴＡＧ信号とデ
ータであるＢＵ８信漫を送出し−、レジスタＨＲ１７よ
り同様の信号を受ける。レジスタＰ７８１３は、送信フ
レーム制御回路１２により制御されるパラレルセット、
νす、アルアウトのシフトレジスタであり、ＴＡＧ及び
ＢＯ２のパラレル信号をシリアル信号に直して変換器ｌ
１０１４に出力する・送信フレーム制御回路１２は。
チャネル・プロセッサＯＨＰとの送受信を行い、レジス
タＰ／８１３へコントロール信号であるＴＡＧ信号とデ
ータであるＢＵ８信漫を送出し−、レジスタＨＲ１７よ
り同様の信号を受ける。レジスタＰ７８１３は、送信フ
レーム制御回路１２により制御されるパラレルセット、
νす、アルアウトのシフトレジスタであり、ＴＡＧ及び
ＢＯ２のパラレル信号をシリアル信号に直して変換器ｌ
１０１４に出力する・送信フレーム制御回路１２は。
発振回路、計数回路で構成され、！フレームのビット長
に対応したサイクリック・カクンタのもとで同期信号の
挿入を行い、レジスタＰ／８１３のパラレルセット及び
シフトを制御する。変換器Ｅ１０１４は、レジスタＰ／
８１ Ｓからのシリアル信号を光信号に変換して光ファ
イバー・ケーブルを介して相手アダプタＢへ伝送する。
に対応したサイクリック・カクンタのもとで同期信号の
挿入を行い、レジスタＰ／８１３のパラレルセット及び
シフトを制御する。変換器Ｅ１０１４は、レジスタＰ／
８１ Ｓからのシリアル信号を光信号に変換して光ファ
イバー・ケーブルを介して相手アダプタＢへ伝送する。
変換器０７Ｂ！５は相手アダプタ人から光ファイバー・
ケーブルを介して送られてくる光信号を電気信号に変換
し、出力をレジスタＳ／Ｐ ２６ Ｋシフトインする。
ケーブルを介して送られてくる光信号を電気信号に変換
し、出力をレジスタＳ／Ｐ ２６ Ｋシフトインする。
受信フレーム制御回路２８は、変換器０／Ｆｉ ２５か
らの信−１！によりクロックを抽出し、！フレームのビ
ット長に対応したサイクリック・カクンタにより同期信
号を抽出し、レジスタ８７Ｐ２６のシフト及びレジスタ
８／Ｐ２６Ｃ）内容をレジスタＨＲ２７にパラレルセッ
トする制御を行う。
らの信−１！によりクロックを抽出し、！フレームのビ
ット長に対応したサイクリック・カクンタにより同期信
号を抽出し、レジスタ８７Ｐ２６のシフト及びレジスタ
８／Ｐ２６Ｃ）内容をレジスタＨＲ２７にパラレルセッ
トする制御を行う。
レジスタ８／Ｐ２６は、シリアルイン、パラレルセット
のシフトレジスタであり、変換器０／Ｂ ２５からのシ
リアル信号をパラレル信号に直してレジスタＨＲに出力
する。レジスタＨＲ２７は、レジスタ８／Ｐ ２６から
のパラレル信号をセットし、１フレ一ム間ホールドし、
Ｌ１０インタフェース回路２１に送出する。Ｉ１０イン
タフ、−ス回路２１は、入出力装置Ｉ１０ との送受信
を行う。以上は、チャネル・プロセッサＯＨＰから入出
力装置Ｉ１０への情報の流れに従って各ブロックの機能
を説明したが同様に、入出力装置Ｉ１０からチャネル・
プロセッサ０）ＩＰへの情報の流れに従って残りのブロ
ックの機能を説明することが出来るが、くり返しになる
ので省略する。
のシフトレジスタであり、変換器０／Ｂ ２５からのシ
リアル信号をパラレル信号に直してレジスタＨＲに出力
する。レジスタＨＲ２７は、レジスタ８／Ｐ ２６から
のパラレル信号をセットし、１フレ一ム間ホールドし、
Ｌ１０インタフェース回路２１に送出する。Ｉ１０イン
タフ、−ス回路２１は、入出力装置Ｉ１０ との送受信
を行う。以上は、チャネル・プロセッサＯＨＰから入出
力装置Ｉ１０への情報の流れに従って各ブロックの機能
を説明したが同様に、入出力装置Ｉ１０からチャネル・
プロセッサ０）ＩＰへの情報の流れに従って残りのブロ
ックの機能を説明することが出来るが、くり返しになる
ので省略する。
以上説明したような入出力制御方式で紘伝送路として高
価な光ファイバー・ケーブルが２組必要に−なり、また
、アダプタも２対向必要であったｅ■） 発明の目的 一本発明は、王妃した点を考慮して、チャネル切換回路
をアダプタに内蔵するととにより、光ファイバー・ケー
ブルを１対に減らし、同時にアダプタを１対向減らす仁
とを目的としている。
価な光ファイバー・ケーブルが２組必要に−なり、また
、アダプタも２対向必要であったｅ■） 発明の目的 一本発明は、王妃した点を考慮して、チャネル切換回路
をアダプタに内蔵するととにより、光ファイバー・ケー
ブルを１対に減らし、同時にアダプタを１対向減らす仁
とを目的としている。
（イ）発明の構成
そしてそのため、本発明の入出力制御方式は、ホスト儒
０２台のチャネル・プロセッサからすそ一ト儒の入出力
装置を共用するシステムにおいて。
０２台のチャネル・プロセッサからすそ一ト儒の入出力
装置を共用するシステムにおいて。
リモート側のアダプタにチャネル・プロセッサを選択す
るためのチャネル切換信号を発生する切換スイッチを設
け１、ホスト側のアダプタにはチャネル切換信号により
入出力装置からの情報をいずれかのチャネル・プロセッ
サにデートするゲート回路及びいずれかのチャネル・プ
ロセッサの情報を入出力装置に送出するため選択回路を
設けることにより、リモート側のオペレータが切換スイ
ッチを操作し九ときにホスト側のチャネル・プロセッサ
のいずれかを選択的に接続するととを特徴とするもので
ある。
るためのチャネル切換信号を発生する切換スイッチを設
け１、ホスト側のアダプタにはチャネル切換信号により
入出力装置からの情報をいずれかのチャネル・プロセッ
サにデートするゲート回路及びいずれかのチャネル・プ
ロセッサの情報を入出力装置に送出するため選択回路を
設けることにより、リモート側のオペレータが切換スイ
ッチを操作し九ときにホスト側のチャネル・プロセッサ
のいずれかを選択的に接続するととを特徴とするもので
ある。
（へ）発明の実施例
以下、本発明の実施例を図面を参照して説明する。
第３図にはチャネル切換回路を内蔵したアダプタの回路
構成が示されている。図にシいて太線で示されるブロッ
クの回路が新たに付加されるものであり、他のブロック
の回路は第２■に示されるものと同様であり、同じ番号
が付されている。インターフェイス監視回路３４Ｆｉ、
チャネル・プロセッサＯＨＰからのＴＡＧ ＯＵＴ信
勺とを入出力装置Ｉ１０からのＴＡＧ ＩＮ信号とを
常時監視していて、インターフェイスのアイドル状態を
チャネル切換回路３５へ知らせる。チャネル切換回路３
５は、ホスト側のチャネル・プロセッサＯＨＰ １か０
ＨＰ２かを選択するチャネル選択信号８を作成する回路
であり、リモート側のオペレータが切換スイッチ３６を
操作するととｋより、インターフェースがアイドル状態
の時のみチャネル選択信号Ｓが切換えられ、レジスタＰ
７８２８にセットされ、アダプタＡ′に送出される。ゲ
ート回路０３３は、アダプタＢ／から送出されてくるチ
ャネル選択信号８により、入出力装置Ｉ１０からのＴＡ
Ｇ ＩＮ信号及びＢＵ８ ＩＮ信号のいずれかのチ
ャネル・プロセッサＯＨＰへ送出する。選択回路ＭＰＸ
３２は、チャネル選択信４＃８により、どちらのチャネ
ル・プロセッサＯＨＰの情報を入出力装置Ｉ１０ へ送
出するかを選択すゐ。チャネル・インターフェース回路
３！は、第２ｏチヤネル・プロセッサ０ＨＰ２との送受
信を行うもので、チャネルやインターフェース回路１１
と同様のものである。
構成が示されている。図にシいて太線で示されるブロッ
クの回路が新たに付加されるものであり、他のブロック
の回路は第２■に示されるものと同様であり、同じ番号
が付されている。インターフェイス監視回路３４Ｆｉ、
チャネル・プロセッサＯＨＰからのＴＡＧ ＯＵＴ信
勺とを入出力装置Ｉ１０からのＴＡＧ ＩＮ信号とを
常時監視していて、インターフェイスのアイドル状態を
チャネル切換回路３５へ知らせる。チャネル切換回路３
５は、ホスト側のチャネル・プロセッサＯＨＰ １か０
ＨＰ２かを選択するチャネル選択信号８を作成する回路
であり、リモート側のオペレータが切換スイッチ３６を
操作するととｋより、インターフェースがアイドル状態
の時のみチャネル選択信号Ｓが切換えられ、レジスタＰ
７８２８にセットされ、アダプタＡ′に送出される。ゲ
ート回路０３３は、アダプタＢ／から送出されてくるチ
ャネル選択信号８により、入出力装置Ｉ１０からのＴＡ
Ｇ ＩＮ信号及びＢＵ８ ＩＮ信号のいずれかのチ
ャネル・プロセッサＯＨＰへ送出する。選択回路ＭＰＸ
３２は、チャネル選択信４＃８により、どちらのチャネ
ル・プロセッサＯＨＰの情報を入出力装置Ｉ１０ へ送
出するかを選択すゐ。チャネル・インターフェース回路
３！は、第２ｏチヤネル・プロセッサ０ＨＰ２との送受
信を行うもので、チャネルやインターフェース回路１１
と同様のものである。
そして、今、チャネル・プロセッサ０ＨＰ１が入出力装
置Ｉ１０ と接続されているときに、リモート側のオペ
レータが切換スイッチ３６を操作し。
置Ｉ１０ と接続されているときに、リモート側のオペ
レータが切換スイッチ３６を操作し。
接続すべきチャネル・プロセッサを切替えようとすると
、チャネル切換回路３５は、インターフェース監視回路
３４の出力により、インターフェースがアイドル状態に
なつたことを知り、チャネル選択信号ＳをレジスタＰ７
８２８に送出する。レジスタＰ／８２ Ｂは、送信フレ
ーム制御回路２２の制御のもとで、１フレ一人中の適轟
なビットにチャネル選択信号８を含んだ信勺をアダプタ
人・に送出する。アダプタ人’に訃いて、レジスタＨＲ
Ｉ ７は１プレーム中のチャネル遭択信−１ＩＳを選択
回路ＭＰＸ３２、ゲート回路Ｇ８３へ送出する１選択回
路ＭＰＸ３２、ゲート回路Ｇ３３はチャネル選択信号に
より、チャネル・プロセッサＯＨＰ！を入力偏置ｌ１０
Ｋ接続する。
、チャネル切換回路３５は、インターフェース監視回路
３４の出力により、インターフェースがアイドル状態に
なつたことを知り、チャネル選択信号ＳをレジスタＰ７
８２８に送出する。レジスタＰ／８２ Ｂは、送信フレ
ーム制御回路２２の制御のもとで、１フレ一人中の適轟
なビットにチャネル選択信号８を含んだ信勺をアダプタ
人・に送出する。アダプタ人’に訃いて、レジスタＨＲ
Ｉ ７は１プレーム中のチャネル遭択信−１ＩＳを選択
回路ＭＰＸ３２、ゲート回路Ｇ８３へ送出する１選択回
路ＭＰＸ３２、ゲート回路Ｇ３３はチャネル選択信号に
より、チャネル・プロセッサＯＨＰ！を入力偏置ｌ１０
Ｋ接続する。
以上説明したような、チャネル切換回路を内蔵したアダ
プタを用いてシステムを構成し九場合の例を第４図に示
す。これは、第１図で示したシステムと比較して、光フ
ァイバー・ケーブル１組、アダプタ１対向、入出力装置
ｌ１０Ｋおけるチャネル切換回路、アダプタＢと入出力
装置Ｉ１０との間のＴＡＧ、ＢＵ８ケーブルが減らされ
ている。
プタを用いてシステムを構成し九場合の例を第４図に示
す。これは、第１図で示したシステムと比較して、光フ
ァイバー・ケーブル１組、アダプタ１対向、入出力装置
ｌ１０Ｋおけるチャネル切換回路、アダプタＢと入出力
装置Ｉ１０との間のＴＡＧ、ＢＵ８ケーブルが減らされ
ている。
（へ） 発明の効果
以上の説明から明らかなように、本発明によれば、アダ
プタ内にチャネル切換回路を内蔵することにより、低い
コストで入出力制御システムを構成することができる・
プタ内にチャネル切換回路を内蔵することにより、低い
コストで入出力制御システムを構成することができる・
第１図は従来の入出力制御方式の一例を示す図、第２図
は従来の入出力制御方式におけるアダプタの回路構成の
一例を示す図、第３図は本発明による入出力制御方式に
おけるアダプタの一例を示す図、第４図は本発明による
入出力制御方式の一実施例を示す図である。 ３１・・・チャネル・インターフェース回路、３２・・
・選択回路ＭＰＸ、 ３３−ゲート回路Ｇ、３４・・・
インターフ、−ス監視回路、３５・・・チャネル切換回
路、３６・・・切換スイッチ・ 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部
は従来の入出力制御方式におけるアダプタの回路構成の
一例を示す図、第３図は本発明による入出力制御方式に
おけるアダプタの一例を示す図、第４図は本発明による
入出力制御方式の一実施例を示す図である。 ３１・・・チャネル・インターフェース回路、３２・・
・選択回路ＭＰＸ、 ３３−ゲート回路Ｇ、３４・・・
インターフ、−ス監視回路、３５・・・チャネル切換回
路、３６・・・切換スイッチ・ 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部
Claims (1)
- ホスト側の２台のチャネル・プロセッサからリモート側
の入出力装置を共用するシステムにおいて、リモート側
のアダプタにチャネル・プロセッサを遭択するためのチ
ャネル切換信号を発生する切換スイッチを設け、ホｉ”
’）情のアダプタにはチャネル切換信号により入出力
装置からの情報をいずれかのチャネル・プロセッサにデ
ートするゲート回路及びいずれかのチャネル・プロセッ
ナＯ情報を入出力装置に送出するため選択回路な毀ける
ととにより、リモート側のオペレータが切換スイッチを
操作したときにホスト側のチャネル・プロセッサのいず
れかを遥択的に接続することを４１黴とする入出力制御
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56204205A JPS58105325A (ja) | 1981-12-17 | 1981-12-17 | 入出力制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56204205A JPS58105325A (ja) | 1981-12-17 | 1981-12-17 | 入出力制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58105325A true JPS58105325A (ja) | 1983-06-23 |
Family
ID=16486569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56204205A Pending JPS58105325A (ja) | 1981-12-17 | 1981-12-17 | 入出力制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58105325A (ja) |
-
1981
- 1981-12-17 JP JP56204205A patent/JPS58105325A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3094087B2 (ja) | インタフエースユニツト | |
| CN202889527U (zh) | 高清非压缩多业务数字视频光端机 | |
| US4558317A (en) | Digital communication link monitoring device | |
| JPH0327132B2 (ja) | ||
| JPS58105325A (ja) | 入出力制御方式 | |
| JPH04291527A (ja) | データリンク方式 | |
| US7062596B2 (en) | Self-synchronizing half duplex matrix switch | |
| US5068847A (en) | Fiber optic network architecture having data feedback for monitoring communications thereon | |
| JP2766242B2 (ja) | 印刷機用バスシステム | |
| JP2002077057A (ja) | 光伝送システム及びそのモニタリング方法及び光通信装置及び光外部導出装置 | |
| JPS5957543A (ja) | デ−タ伝送方式 | |
| JPS609245A (ja) | 内線転送方式 | |
| JPS58107933A (ja) | 入出力制御方式 | |
| JPS6021644A (ja) | デ−タ伝送システム | |
| JPH035701B2 (ja) | ||
| JPH0375910B2 (ja) | ||
| JPS6252656A (ja) | デ−タ転送方式 | |
| JPS58101335A (ja) | デ−タ転送装置 | |
| JPS62245749A (ja) | デ−タ転送方式 | |
| JPH0350616A (ja) | データ中継装置 | |
| JPH01174193A (ja) | 統合デジタル通信サービス網における多重装置 | |
| JPS6121650A (ja) | 自動交換機のデ−タ端末接続制御方式 | |
| JPS62175051A (ja) | 冗長構成を有するデ−タ交換機の回線切替方式 | |
| JPS61131935A (ja) | デ−タ伝送制御方式 | |
| JPS61113339A (ja) | プロセス入出力制御装置 |