JPS58103054A - デイスク制御装置 - Google Patents
デイスク制御装置Info
- Publication number
- JPS58103054A JPS58103054A JP20211881A JP20211881A JPS58103054A JP S58103054 A JPS58103054 A JP S58103054A JP 20211881 A JP20211881 A JP 20211881A JP 20211881 A JP20211881 A JP 20211881A JP S58103054 A JPS58103054 A JP S58103054A
- Authority
- JP
- Japan
- Prior art keywords
- driving device
- disc
- disk drive
- disk
- disc driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
、本発明はディスク？制御装置、ディスク制御アダプタ
、ディスク駆動装置より構成されるディスクサブシステ
ムに係り、特にディスク制御装置の制御方式の改善に関
する。
、ディスク駆動装置より構成されるディスクサブシステ
ムに係り、特にディスク制御装置の制御方式の改善に関
する。
（２）技術の背景
情報処理システムのシステム全体の効率を向上させるた
めには清報処理システムの一部を構成する外部記憶装置
と情報処理装置間の処理時間の短縮を計る必要があり制
御シーケンスの簡単なディスクサブシステムの出現が望
まれている。
めには清報処理システムの一部を構成する外部記憶装置
と情報処理装置間の処理時間の短縮を計る必要があり制
御シーケンスの簡単なディスクサブシステムの出現が望
まれている。
（３）従来技術と問題点
第１図はディスクサブシステムの一例を示す構成図であ
る。１，２は上位装置で通常はチャンネル装置である。
る。１，２は上位装置で通常はチャンネル装置である。
３，４はディスク制御装置で５はディスク制御アダプタ
で６，７はディスク駆動装置である。今例えば上位装置
１によりディスク制御装置３．ディスク制御アダプタ５
を経てディスク駆動装置６が使用中であるとする。この
場合上位装置２がディスク駆動装置６又は７を使うため
ディスク制御装置４へ起動命令を与えるとディスか他の
作業を行なう。上位装置１によるディスク駆動装置６の
使用が終了するとディスク制御装置４は上位装置２に装
置終了を示すデバイスエンドスティタスを送って割込む
ことにより当該ディスク駆動装置が使用可能となった事
を知らせる。上位装置２は再度当該ディスク駆動装置を
起動する。
で６，７はディスク駆動装置である。今例えば上位装置
１によりディスク制御装置３．ディスク制御アダプタ５
を経てディスク駆動装置６が使用中であるとする。この
場合上位装置２がディスク駆動装置６又は７を使うため
ディスク制御装置４へ起動命令を与えるとディスか他の
作業を行なう。上位装置１によるディスク駆動装置６の
使用が終了するとディスク制御装置４は上位装置２に装
置終了を示すデバイスエンドスティタスを送って割込む
ことにより当該ディスク駆動装置が使用可能となった事
を知らせる。上位装置２は再度当該ディスク駆動装置を
起動する。
ディスク制御装置４は当該ディスク駆動装置６又は７を
選択して上位装置２よ多制御情報を受は取りチャンネル
終了を示すチャンネルエンドスティタスを報告して命令
を実行する。従って上位装置とディスク制御装置間では
他の上位装置が使用中であるとビジースティタス、デバ
イスエンドスティタス、再起動等の処理が必要となる・
欠点を有す○（４）発明の目的 本発明の目的は上記の欠点を除くためビジースティタス
、デバイスエンドスティタス、再起動の如き処理を省き
情報処理システム全体の効率を上げるディスク制御装置
を提供することにある０（５）発明の構成 本発明はディスク駆＠装置の使用中の機番を記憶する記
憶部と上位装置よりの位置付は情報を記憶する記憶部を
設け、ディスク制御アダプタ又はディスク駆動装置が他
の上位装置により使用中であっても、ディスク駆動装置
に対する上位装置の起動を受は付けて位置付は情報を記
憶し、該ディスク駆動装置が使用可能となるのを待つと
同時に一上位装置にチャンネルエンドスティタスを報告
する。該ディスク駆動装置が使用可能となるとディスク
制御装置は上位装置と無関係に前記位↑６付は情報によ
り命令を実行する。
選択して上位装置２よ多制御情報を受は取りチャンネル
終了を示すチャンネルエンドスティタスを報告して命令
を実行する。従って上位装置とディスク制御装置間では
他の上位装置が使用中であるとビジースティタス、デバ
イスエンドスティタス、再起動等の処理が必要となる・
欠点を有す○（４）発明の目的 本発明の目的は上記の欠点を除くためビジースティタス
、デバイスエンドスティタス、再起動の如き処理を省き
情報処理システム全体の効率を上げるディスク制御装置
を提供することにある０（５）発明の構成 本発明はディスク駆＠装置の使用中の機番を記憶する記
憶部と上位装置よりの位置付は情報を記憶する記憶部を
設け、ディスク制御アダプタ又はディスク駆動装置が他
の上位装置により使用中であっても、ディスク駆動装置
に対する上位装置の起動を受は付けて位置付は情報を記
憶し、該ディスク駆動装置が使用可能となるのを待つと
同時に一上位装置にチャンネルエンドスティタスを報告
する。該ディスク駆動装置が使用可能となるとディスク
制御装置は上位装置と無関係に前記位↑６付は情報によ
り命令を実行する。
（６）発明の実施例
第２図は本発明の一実施例を示す回路のブロック図であ
シ本発明に関する部分のみ示し他は省略しである。ディ
スク駆動装置を起動する時上位装置はディスク制御装置
の上位インタフェースバスアウトレジスタ１０にデバイ
スアドレスをセットする。起動受付は回路１２は該デバ
イスアドレスを起動機番記憶部１４にゲート１３を開い
てセットする。デバイス起動回路２３はゲート１９ｆ：
開キテハイスインタフェースバスアウトレジスタ１８を
経てデバイスアドレスをディスク制御アダプタに送りデ
ィスク駆動装置を選択する。同時に該デバイス起動回路
２３はゲート３１を開きデバイスインタフェースバスイ
ンレジスタ３２を経て送うれて来た下位装置であるディ
スク制御アダプタと＝３− ディスク駆動装置の他の上位装置からの使用中か否かの
状態を使用中判定回路２１へ送る。若しディスク制御ア
ダプタが使用中か又はディスク駆動装置が使用中か又は
両者が共に使用中のいずれかである場合使用中判定回路
２１はゲート２０を開き起動機番記憶部１４のデバイス
アドレスを使用中機番記憶部２２ヘセツトする。同時に
位置付は情報受取り回路１１を駆動し、ゲート１５″ｌ
ｒ：開いて上位インタフェースバスアウトレジスタ１０
を通して位置付は情報を位置付は情報記憶部１６ヘセツ
トし上位装置にチャンネルエンドスティタスを送る。
シ本発明に関する部分のみ示し他は省略しである。ディ
スク駆動装置を起動する時上位装置はディスク制御装置
の上位インタフェースバスアウトレジスタ１０にデバイ
スアドレスをセットする。起動受付は回路１２は該デバ
イスアドレスを起動機番記憶部１４にゲート１３を開い
てセットする。デバイス起動回路２３はゲート１９ｆ：
開キテハイスインタフェースバスアウトレジスタ１８を
経てデバイスアドレスをディスク制御アダプタに送りデ
ィスク駆動装置を選択する。同時に該デバイス起動回路
２３はゲート３１を開きデバイスインタフェースバスイ
ンレジスタ３２を経て送うれて来た下位装置であるディ
スク制御アダプタと＝３− ディスク駆動装置の他の上位装置からの使用中か否かの
状態を使用中判定回路２１へ送る。若しディスク制御ア
ダプタが使用中か又はディスク駆動装置が使用中か又は
両者が共に使用中のいずれかである場合使用中判定回路
２１はゲート２０を開き起動機番記憶部１４のデバイス
アドレスを使用中機番記憶部２２ヘセツトする。同時に
位置付は情報受取り回路１１を駆動し、ゲート１５″ｌ
ｒ：開いて上位インタフェースバスアウトレジスタ１０
を通して位置付は情報を位置付は情報記憶部１６ヘセツ
トし上位装置にチャンネルエンドスティタスを送る。
下位装置のディスク制御アダプタ又はディスク駆動装置
の使用中が解除されて、該解除を知らせる割込みが報告
されるとデバイス割込み処理回路２９はゲート３０を開
きデバイスインタフェースバスインレジスタ３２を経て
割込みアドレスを割込みアドレス記憶部２８ヘセツトす
る。アドレス比較回路２４は使用中機番記憶部２２のア
ドレスとアドレス記憶部２８のアドレスを比較し同一デ
４− バイスアドレスであれば使用中機番記憶部２２の該デバ
イスアドレスを削除し同時にデバイス接続回路２６を駆
動してディスク制御アダプタとディスク駆動装置を接続
し位置付は回路２７を駆動してゲート１７を開き位置付
は情報記憶部１６の位置付は情部ヲデバイスインタフェ
ースバスアウトレジスタ１８を経てディスク制御アダプ
タに送りディスク駆動装置を制御してデータの読出し／
書込みを行なう。
の使用中が解除されて、該解除を知らせる割込みが報告
されるとデバイス割込み処理回路２９はゲート３０を開
きデバイスインタフェースバスインレジスタ３２を経て
割込みアドレスを割込みアドレス記憶部２８ヘセツトす
る。アドレス比較回路２４は使用中機番記憶部２２のア
ドレスとアドレス記憶部２８のアドレスを比較し同一デ
４− バイスアドレスであれば使用中機番記憶部２２の該デバ
イスアドレスを削除し同時にデバイス接続回路２６を駆
動してディスク制御アダプタとディスク駆動装置を接続
し位置付は回路２７を駆動してゲート１７を開き位置付
は情報記憶部１６の位置付は情部ヲデバイスインタフェ
ースバスアウトレジスタ１８を経てディスク制御アダプ
タに送りディスク駆動装置を制御してデータの読出し／
書込みを行なう。
使用中機番記憶部２２のデバイスアドレスと割込みアド
レス記憶部２８のデバイスアドレスが一致しない時アド
レス比較回路２４は上位割込み処理回路２５を駆動し上
位装置にデバイスエンドスティタスを送る。
レス記憶部２８のデバイスアドレスが一致しない時アド
レス比較回路２４は上位割込み処理回路２５を駆動し上
位装置にデバイスエンドスティタスを送る。
（７）発明の効果
本発明は上記の如く使用中機番記憶部と位置付は情報記
憶部をもちディスク制御アダプタ又はディスク駆動装置
の使用中状態を上位装置に報告せず内部で処理出来る様
にしたディスク制御装置を提供出来情報処理システム全
体の効率を向上させることか出来る。
憶部をもちディスク制御アダプタ又はディスク駆動装置
の使用中状態を上位装置に報告せず内部で処理出来る様
にしたディスク制御装置を提供出来情報処理システム全
体の効率を向上させることか出来る。
尚本発明の実現手段はマイクロプログラムを用いても可
能である。
能である。
第１図はディスクサブシステムの一例を示す構成図、第
２図は本発明の一実施例を示す回路のブロック図である
。１，２は上位装置、３，４はディスク制御装置、５は
ディスク制御アダプタ、６゜７はディスク駆動装置、１
０は上位インタフェースバスアウトレジスタ、１１は位
置付は情報受取り回路、１２は起動受付は回路、１４は
起動機番記憶部、１６は位置付は情報記憶部、１８はデ
バイスインタフェースバスアウトレジスタ、２１は使用
中判定回路、２２は使用中機番記憶部、２３はデバイス
起動回路、２４はアドレス比較回路。 ２８は割込みアドレス記憶部、３２はデバイスインタフ
ェースバスインレジスタでアル。 ７− 千／図
２図は本発明の一実施例を示す回路のブロック図である
。１，２は上位装置、３，４はディスク制御装置、５は
ディスク制御アダプタ、６゜７はディスク駆動装置、１
０は上位インタフェースバスアウトレジスタ、１１は位
置付は情報受取り回路、１２は起動受付は回路、１４は
起動機番記憶部、１６は位置付は情報記憶部、１８はデ
バイスインタフェースバスアウトレジスタ、２１は使用
中判定回路、２２は使用中機番記憶部、２３はデバイス
起動回路、２４はアドレス比較回路。 ２８は割込みアドレス記憶部、３２はデバイスインタフ
ェースバスインレジスタでアル。 ７− 千／図
Claims (1)
- ディスク駆動装置の使用中機番全記憶する手段と上位装
置よりの位置付は情報を記憶する手段とを設はディスク
制御アダプタ又はディスク駆動装置が使用中であっても
ディスク駆動装置に対する上位装置よりの起動を受は付
は該ディスク駆動装置の使用中解除後に該上位装置より
の命令を実行することを特徴とするディスク制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20211881A JPS58103054A (ja) | 1981-12-15 | 1981-12-15 | デイスク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20211881A JPS58103054A (ja) | 1981-12-15 | 1981-12-15 | デイスク制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58103054A true JPS58103054A (ja) | 1983-06-18 |
Family
ID=16452256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20211881A Pending JPS58103054A (ja) | 1981-12-15 | 1981-12-15 | デイスク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58103054A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01159754A (ja) * | 1987-12-16 | 1989-06-22 | Fujitsu Ltd | データ処理方式 |
-
1981
- 1981-12-15 JP JP20211881A patent/JPS58103054A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01159754A (ja) * | 1987-12-16 | 1989-06-22 | Fujitsu Ltd | データ処理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08115290A (ja) | データ転送装置 | |
| JPH064220A (ja) | 磁気ディスクサブシステム | |
| JPS58103054A (ja) | デイスク制御装置 | |
| JPH02186424A (ja) | ディスク制御回路 | |
| JPS63305445A (ja) | 電源切断時のデ−タ書込み方式 | |
| JPS5917653A (ja) | 磁気デイスク制御装置のデ−タ転送方式 | |
| JP2888222B2 (ja) | データバックアップ方式 | |
| JPS5831461A (ja) | 磁気テ−プ装置の制御方式 | |
| JPS59142655A (ja) | 同時アクセス可能なメモリ制御方式 | |
| JP2732951B2 (ja) | データ転送制御方法 | |
| JPS6167124A (ja) | 磁気デイスク制御装置 | |
| JPH11212904A (ja) | データ転送システム | |
| JPH0540658A (ja) | 磁気デイスク制御装置 | |
| JPH07210321A (ja) | ディスク制御装置 | |
| JPS6229831B2 (ja) | ||
| JPH0820934B2 (ja) | ディスクキャッシュ制御方式 | |
| JPH02156472A (ja) | 外部記憶制御装置 | |
| JPH0424733B2 (ja) | ||
| JPS61265623A (ja) | 磁気デイスク制御装置 | |
| JPS62119657A (ja) | Ｄｍａチエイン制御方式 | |
| JPS5858632A (ja) | Ｉ／ｏインタ−フエ−スの制御方法 | |
| JPH11161592A (ja) | ディスク装置及びプログラムを記録した機械読み取り可能な記録媒体 | |
| JPH02285556A (ja) | マルチシーク制御方法 | |
| JPH07319802A (ja) | データ転送方式 | |
| JPS603740A (ja) | 磁気デイスク制御装置 |